

分类号: TM46

单位代码: 10335

密 级: _____

学 号: 11610029

浙江大学

博士学位论文



中文论文题目: 车充用高效率谐振型隔离 DC-DC 变换器开关
共模噪声抑制技术

英文论文题目: Switching Common-mode Noise Suppression
Techniques for High Efficiency Resonant Isolated
DC-DC Converter in On-board Charger

申请人姓名: 张思亮

指导教师: 吴新科

专业名称: 电气工程

研究方向: 共模噪声建模与抑制

所在学院: 电气工程学院

论文提交日期 2023 年 11 月

车充用高效率谐振型隔离 DC-DC 变换器开关共模噪声抑制
技术



论文作者签名：张思亮

指导教师签名：吴宇

论文评阅人 1：隐名评阅

评阅人 2：隐名评阅

评阅人 3：隐名评阅

评阅人 4：隐名评阅

评阅人 5：隐名评阅

答辩委员会主席：吕征宇 教授 浙江大学

委员 1：谢小高 教授 杭州电子科技大学

委员 2：年珩 教授 浙江大学

委员 3：陈敏 教授 浙江大学

委员 4：邵帅 副教授 浙江大学

委员 5：陈烨楠 研究员(百人计划) 浙江大学

答辩日期：2024 年 3 月 10 日

Switching Common-mode Noise Suppression Techniques
for High Efficiency Resonant Isolated DC-DC Converter in
On-board Charger



Author's signature: Siliang Zhang

Supervisor's signature: Xie Ma

External Reviewers: Anonymous reviewer

Anonymous reviewer

Anonymous reviewer

Anonymous reviewer

Anonymous reviewer

Examining Committee Chairperson:

Prof. Zhengyu Lyu Zhejiang University

Examining Committee Members:

Prof. Xiaogao Xie Hangzhou Dianzi University

Prof. Heng Nian Zhejiang University

Prof. Min Chen Zhejiang University

Prof. Shuai Shao Zhejiang University

Prof. Yenan Chen Zhejiang University

Date of oral defence: 2024-3-10

浙江大学研究生学位论文独创性声明

本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得 浙江大学 或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。

学位论文作者签名：张思亮 签字日期：2024 年 3 月 11 日

仅限PMIC会员单位内部使用，不得外传

学位论文版权使用授权书

本学位论文作者完全了解 浙江大学 有权保留并向国家有关部门或机构送交本论文的复印件和磁盘，允许论文被查阅和借阅。本人授权 浙江大学 可以将学位论文的全部或部分内容编入有关数据库进行检索和传播，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。

(保密的学位论文在解密后适用本授权书)

学位论文作者签名：张思亮

导师签名：吴子建

签字日期：2024 年 3 月 11 日

签字日期：2024 年 3 月 11 日

致 谢

岁月匆匆，时光荏苒，转眼间我的博士生涯即将结束。在求学期间，我经历了挑战和成长，也收获了宝贵的经验和知识，感谢这段经历让我的人生更加丰富多彩。同时我要感谢支持和陪伴我的亲友、互相帮助的同学、谆谆教导的师长，在此向大家致以最诚挚的敬意和感谢。

首先要感谢的是导师吴新科教授。在我求学的过程中，吴老师一直是我学术道路上的明灯和引路人。您严谨治学态度和卓越的专业知识深深地影响了我，激励我不断追求卓越和创新。您对待科研的态度和作风一直是我們学习的榜样。您不仅在知识上给予我无私的指导和教诲，还在生活和职业发展方面给予了我宝贵的建议和支持。祝您身体健康、阖家欢乐，事业更上一层楼。

感谢董伯藩教授给予的指导和帮助，董老师学识渊博、德高望重，您历经岁月的见地给我很深的启迪，如今虽然您已远去，但您的教诲将伴随我们一生。感谢姚文熙老师、邵帅老师在论文预评审中提供的指导。感谢浙江大学杭州国际科创中心电源管理创新联盟（PMIC）的对项目的资助，感谢各位业界专家给予的指导。

感谢周莉英周大姐，为我们的科研工作提供了最可靠的保障，让我们的科研工作无后顾之忧，同时感谢您对我生活上的关心和支持。祝周大姐、葛老师身体健康、幸福快乐。感谢顾晓燕老师对我学业和生活上的关心和帮助，祝顾老师永远健康快乐。感谢为实验室一直付出的韩铃淇、王笑菁、张兰，你们的帮助让我们的科研工作更加顺利。

感谢博蓝实验室大家庭的师兄、师姐、师弟、师妹，大家共同建立了实验室友爱互助的良好氛围。感谢师弟范高在实验以及论文撰写上对我的帮助。感谢师兄蓝桂星、师妹韩阅、师弟张佳一、徐宇豪、朱振海对我实验上的帮助。感谢师兄秦伟、杨金旭、刘天骥，师弟齐雨在论文撰写上提供的帮助。感谢师兄黄华高、严阳、徐晨汀、董泽政、吕海军、刘劭凯、赵臣凯、张乐，感谢师姐陈慧、李海燕，你们在我刚进入实验室时给予了启蒙和指导，在后来的科研工作和生活也给了很多帮助。感谢同窗施鸿波、周宗杰、邱凯、李瑞等，和你们并肩学习和工作收获了很多。感谢师弟吴嘉文、张博诚、李光灿、陈子健、孙家红、田霖、Faheem Muhammad、李力超、吴雁飞、赵问鼎、赵韞玉、黄天林、马京京、黄桢楠、刘亚南、朱时雨、黄新隆、谢宗伦、吕润泽、王雨琛、张棣、吴彦青、栾澳祖、杜合溪、陈睿轩、姜旭、司华宁、刘慧、黄程宇、刘毅哲，感谢师妹李京津、郝鑫，有了

你们的支持和帮助，大家一起努力才有了我今天的积累和成长。

感谢我的女朋友蒯琴一直以来在生活和学业上对我的关心和支持，祝你健康快乐。

最后衷心感谢我的父母，你们是我生命中最坚实的后盾，你们无私地付出和关爱让我幸福快乐地成长并无后顾之忧地完成学业。祝你们身体健康、顺心如意。

张思亮

2023 年 11 月于求是园

仅限PMIC会员单位内部使用，不得外传

本论文工作得到：

国家自然科学基金资助

（资助号：52177197）

仅限PMIC会员单位内部使用，不得外传

在此谨表谢意！

仅限PMIC会员单位内部使用，不得外传

本论文工作得到：

浙江省‘尖兵’‘领雁’研发攻关计划资助
(资助号：2023C01011)

仅限PMIC会员单位内部使用，不得外传

在此谨表谢意！

仅限PMIC会员单位内部使用，不得外传

摘 要

为满足电动汽车家用快速充电的需求,需提升车载充电机(On-board charger, OBC)的功率,在有限的车内空间限制下,提升充电机的效率以及功率密度可保证更好的用户体验。车载充电机中器件的高频开关动作产生的电磁干扰(Electro-Magnetic Interference, EMI)会影响整车的安全运行。为满足电动汽车中严苛的 EMI 标准,一般需要大体积的滤波器将噪声抑制到标准值以下,但大体积的滤波器限制了车载充电机功率密度的进一步提升。为降低滤波器体积,本文以高效率高密度的两级车载充电机为基础,针对其中后级高效率谐振型隔离 DC-DC 变换器的开关共模噪声抑制技术开展深入研究,主要内容如下:

采用中心抽头整流的半桥 LLC 谐振变换器由于其结构简单和良好的软开关特性被广泛应用于高效率高密度车载充电机中,但其原边为不对称的拓扑结构,共模噪声幅值较高。传统共模噪声抑制方法比如抵消和阻抗平衡等方法一般需要加入辅助绕组或电感电容等无源器件,不但增加了变压器复杂程度,而且噪声抑制效果受器件参数一致性影响。针对上述问题,本文提出了一种适用于半桥变换器的非对称中心抽头整流结构,通过交换传统中心抽头电路中的一组副边绕组和整流二极管的位置,调控副边绕组上的电位变化,构造原副边开关噪声抵消的结构。在此结构的基础上,本文建立了数学模型,从理论出发,推导了噪声抵消效果与变压器变比的关系。本文所提方法实现简单且无需增加任何器件,在不牺牲效率的前提下,实现了半桥 LLC 谐振变换器开关共模噪声的良好抑制。

传统谐振电路如 LLC 变换器采用调频工作方式调整输出电压,在偏离谐振点工作时效率下降明显,而元胞化可调直流变压器(Regulated DC Transformer, RDCX)使电路工作在谐振点,并使用部分能量调节概念,在实现宽输出电压范围的同时保持高效率。电路由兆赫兹(MHz)元胞化双向 CLLC 直流变压器(DC Transformer, DCX)和多电平 PWM Buck 调压电路组成。由于元胞化 RDCX 为准两级结构,其噪声源既包括 MHz DCX 的高频电压跳动点,也包括调压电路的低频电压跳动点,相对单级谐振变换器,电路的共模噪声模型更为复杂。另外,调压电路产生的低频噪声需要更大体积的滤波器来抑制,阻碍了整体功率密度的提升。针对上述问题,本文推导了元胞化 RDCX 的共模噪声等效电路,基于推导得到的等效电路建立了调压电路低频开关共模噪声的计算模型,并通过实验验证了模型的准确性。在此基础上,针对元胞化 RDCX 低频开关共模噪声严重的问题,提出了一种完全屏蔽的绕组结构,利用绕组的屏蔽特性抑制由调压电路引起的低频噪声,在保持电

路高效率的同时,大幅降低滤波器体积,提高样机整体功率密度。

MHz 元胞化 RDCX 变换器中由调压电路的低频开关噪声源引起的共模噪声将使滤波器体积增加,采用屏蔽方法抑制共模噪声虽然简单有效,但其改变了绕组结构,无法实现变压器最优设计。另一方面,采用多电平级联 Buck 电路作为调压电路时,电路模块数量被 DCX 的辅助副边元胞数限制,无法优化设计。针对上述问题,论文从共模等效模型出发,基于静点构造法提出了采用单母线飞跨电容多电平调压电路的元胞化 RDCX 电路,不但突破了调压电路电平数量的限制,而且彻底消除了调压电路低频开关噪声源的变压器传导路径,从而有效地抑制了低频噪声,在不增加损耗的情况下,使滤波器的体积下降了 $2/3$,变换器的整体功率密度提高约一倍。

最后,在元胞化 RDCX 电路中低频开关引起的共模噪声被抑制后,MHz 元胞化 DCX 电路的高频共模噪声将主导滤波器设计。为减小涡流损耗,平面变压器原副边充分交错,耦合紧密,因此,层间寄生电容将为共模噪声提供一个低阻抗的路径,使共模噪声更恶劣。经过绕组排布或屏蔽等方式对变压器传导的噪声抑制后,经过电压跳动点对大地的空间寄生电容传导的共模噪声幅值仍然较高,阻碍了滤波器体积进一步减小。本文针对上述问题,首先探究低噪声的变压器绕组连接方式,降低流经变压器的共模电流。更进一步地,提出了一种采用绕组并联均压的反相工作元胞化 DCX 电路,抵消由空间寄生电容传导的 MHz 开关共模噪声,并提出对称布局方法,优化抵消效果。最后将所提的元胞化 DCX 电路应用于采用单母线飞跨电容多电平调压器的元胞化 RDCX,有效抑制元胞化 RDCX 全频段噪声,将滤波器从两级缩减为一级,显著减小滤波器体积,将变换器整体功率密度提升至约原有两倍的同时保证了电路的高效率。

关键词: 车载充电机,高效率,高功率密度,共模噪声,非对称中心抽头,元胞化 RDCX,屏蔽,静点构造法,反相控制

Abstract

To satisfy the increasing demand for fast charging of electric vehicles (EVs) at home, it is necessary to increase the power of the on-board charger (OBC). However, the limited space within the vehicle poses a challenge in improving the efficiency and power density of the OBC to ensure a better user experience. The high-frequency switching behavior in the OBC generates severe electromagnetic interference (EMI) which will affect the safety of the vehicle. Usually large-volume filters are required to suppress the noise to meet the EMI standards, limiting further improvement in the power density of the OBC. To reduce the filter volume, this dissertation focuses on the research of switching common-mode (CM) noise suppression techniques in the resonant isolated DC-DC stage of the high-efficiency, high-power density two-stage OBC.

The half-bridge LLC resonant converter with center-tapped rectifier is widely used in high-efficiency, high-density OBCs due to its simple structure and good soft-switching characteristics. However, its asymmetric topology on the primary side results in severe CM noise. Conventional CM noise suppression methods, such as cancellation and impedance balancing, often require the additional passive components such as auxiliary windings or inductors and capacitors, increasing the complexity of the transformer and being sensitive to tolerance of the passive components. To address these issues, this dissertation proposes an asymmetric center-tapped rectifier for half-bridge converters. By exchanging the positions of a set of secondary windings and diodes in the conventional center-tapped structure, the potential distribution on the secondary winding is changed to construct a cancellation structure between primary and secondary side. A mathematical model is established to derive the relationship between noise cancellation effectiveness and the turn ratio. The proposed method is simple to implement without additional components and achieves CM noise suppression in the half-bridge LLC resonant converter without sacrificing efficiency.

While traditional resonant circuits such as LLC converters regulate the output voltage by frequency modulation, the efficiency significantly decreases when switching frequency is deviated from the resonant frequency. While regulated DC transformers (RDCX) maintains high efficiency with a wide output voltage range. The circuit consists of a megahertz (MHz) cellular

bi-directional CLLC DC transformer (DCX) and a multi-level PWM Buck converter. Due to its quasi-two-stage structure, the CM noise model of the cellular RDCX is more complex compared to single-stage resonant converters. Moreover, the low-frequency noise generated by the PWM circuit requires large filter for suppression, which hinders the improvement of overall power density. To address these issues, this dissertation derives the CM noise equivalent circuit of the cellular RDCX, establishes a computational model for CM noise based on the derived equivalent circuit, and verifies the accuracy of the model through experiments. Furthermore, a fully shielding winding structure is proposed based on the shielding effect of the PCB winding to suppress the low-frequency noise caused by the PWM converter, which significantly reduces the filter size and increasing the overall power density of the prototype while maintaining high efficiency.

The CM noise caused by low-frequency switching in the PWM converter of MHz cellular RDCX increases the volume of the CM filters. Although effective in suppressing CM noise, the shielding method alters the winding structure, making it challenging to achieve optimal transformer design. Additionally, the number of the cells is limited by the number of auxiliary secondary cells number of the DCX when a multi-level cascaded Buck converter is employed as the voltage regulation stage. To address these issues, this dissertation proposes a cellular RDCX topology with a single-bus flying capacitor multi-level regulator based on the static-point construction method. This approach not only overcomes the limitation on the cell number of multi-level regulator but also eliminates the flow path of low-frequency noise sources through the transformer, effectively suppressing low-frequency CM noise. Without increasing losses, the proposed topology reduces the volume of the filter by two-thirds and doubles the overall power density of the converter.

After suppressing the CM noise caused by low-frequency switching in the cellular RDCX, the CM noise generated by the MHz cellular DCX becomes dominant in filter design. The tight coupled windings of the planar transformer provides a low-impedance path for CM noise due to large inter-winding capacitance. Furthermore, the magnitude of CM noise conducted through the parasitic capacitance between switching nodes and the ground is still high even after suppressing the noise conducted through the transformer. To address these issues, this dissertation first explores winding connection of the transformer with low noise level. Furthermore, a cellular DCX with paralleled windings for voltage balancing and inverted-phase operation is proposed to cancel

X

the CM noise conducted through the parasitic capacitance between switching nodes to ground. A symmetric layout method is also introduced to optimize the cancellation effect. Finally, the proposed cellular DCX is applied to the cellular RDCX with a single-bus flying capacitor multi-level regulator, suppressing the noise across the whole frequency range. The filter is reduced from two-stage to one-stage, significantly decreasing the filter volume and doubling the overall power density of the converter while maintaining high efficiency.

Key words: on-board charger, high efficiency, high power density, common-mode noise, asymmetric center-tapped rectifier, cellular RDCX, shielding, static-point construction, inverted-phase control

仅限PMIC会员单位内部使用，不得外传

仅限PMIC会员单位内部使用，不得外传

目 录

致 谢 I

摘 要 VII

Abstract IX

第一章 绪论 1

 1.1 研究背景 1

 1.2 车载充电机研究现状及问题 3

 1.2.1 电动汽车电气系统架构 3

 1.2.2 车载充电机架构 3

 1.2.3 高效率高密度车载充电机的关键问题 6

 1.3 隔离型 DC-DC 变换器传导共模噪声抑制技术研究现状 7

 1.3.1 噪声抵消 10

 1.3.2 屏蔽技术 19

 1.3.3 阻抗平衡 25

 1.4 高效率高密度隔离 DC-DC 变换器共模噪声抑制技术难点 26

 1.5 本文研究意义和研究内容 27

 1.5.1 研究意义 27

 1.5.2 研究内容 28

第二章 低共模噪声非对称中心抽头整流半桥谐振变换器 30

 2.1 引言 30

 2.2 传统中心抽头整流半桥 LLC 电路共模噪声建模 31

 2.2.1 工作原理 31

 2.2.2 共模等效模型 33

 2.2.3 共模噪声计算 34

 2.2.4 共模噪声测试 38

 2.3 非对称中心抽头整流半桥 LLC 电路 39

 2.3.1 电路拓扑及其共模模型 40

 2.3.2 共模噪声计算 41

 2.3.3 不同匝比抵消效果分析 42

 2.4 实验验证 43

2.4.1 变压器变比 $n=1$	43
2.4.2 变压器变比 $n=2$	46
2.5 采用 ACTR 的拓扑拓展	48
2.6 本章小结	49
第三章 元胞化 RDCX 调压电路开关噪声的 PCB 绕组自屏蔽抑制技术	50
3.1 引言	50
3.2 元胞化 RDCX 共模噪声模型	52
3.2.1 元胞化 RDCX 工作原理	52
3.2.2 共模噪声等效电路推导	57
3.2.3 共模噪声预测	61
3.2.4 实验验证与讨论	65
3.3 元胞化 RDCX 低频共模噪声的 PCB 绕组自屏蔽抑制	68
3.3.1 基于 PCB 绕组的自屏蔽技术简介	69
3.3.2 采用自屏蔽后的共模噪声预测	71
3.3.3 绕组损耗对比	73
3.4 实验验证	75
3.4.1 样机参数	75
3.4.2 波形测试	75
3.4.3 共模噪声测试	77
3.4.4 插入损耗及效率测试	79
3.5 推广至两级元胞化电路	81
3.6 本章小结	82
第四章 抑制调压电路开关噪声的飞跨电容调压元胞化 RDCX 电路	83
4.1 引言	83
4.2 基于静点构造法的元胞化 RDCX 拓扑构造与工作原理	83
4.2.1 拓扑构造	83
4.2.2 调压电路拓扑选择	85
4.2.3 工作模态分析	85
4.3 共模噪声预测	88
4.3.1 共模噪声等效电路推导	88

4.3.2 共模噪声预测	90
4.4 实验验证与讨论	93
4.4.1 样机参数	93
4.4.2 波形测试	93
4.4.3 共模噪声测试	95
4.4.4 插入损耗及效率测试	97
4.5 本章小结	99
第五章 兆赫兹元胞化 DCX 共模噪声抑制方法研究	100
5.1 引言	100
5.2 变压器绕组连接方式对共模噪声的影响	100
5.2.1 半桥 CLLC DCX 基本结构	100
5.2.2 同名端接静点	102
5.2.3 异名端接静点	104
5.2.4 实验验证及讨论	106
5.3 一种采用绕组并联均压的反相工作元胞化 DCX 电路	108
5.3.1 绕组并联均压方法原理	109
5.3.2 针对绕组并联均压的反相工作 DCX 电路	110
5.3.3 消除电容不匹配的补偿方法	112
5.4 实验验证与讨论	115
5.4.1 样机参数	115
5.4.2 波形测试	115
5.4.3 共模噪声测试	116
5.4.4 效率测试	118
5.4.5 采用综合方案的元胞化 RDCX 测试	118
5.5 本章小结	122
第六章 总结与展望	123
6.1 本文工作总结	123
6.2 现有工作不足及未来工作展望	124
参考文献	126
攻读博士学位期间的科研成果	137

仅限PMIC会员单位内部使用，不得外传

第一章 绪论

1.1 研究背景

随着人口增加和经济飞速发展，全球能源消耗量逐年上升，如图 1.1 (a) 所示，据英国能源研究所统计，化石燃料（煤炭、石油和天然气）等不可再生能源是当前主要的能源来源^[1]，但随着存量的减少和开采成本的提高，它们越来越难以满足当今社会日益增长的能源需求。其次，化石能源的开采、运输和燃烧过程会释放大量的温室气体和污染物，导致气候变化、空气污染和生态破坏等环境问题。




图 1.1 2000-2022 年世界能源消耗统计

为了应对这些挑战，可持续能源发展变得尤为重要，各国纷纷推行节能减排政策^[2-4]，并大力发展可再生能源（如太阳能、风能等），如图 1.1 (b) 所示，可再生能源占比逐年上升^[1]。我国也提出“双碳”战略目标并制定了相关政策，力争 2030 年前二氧化碳排放达到峰值，努力争取 2060 年前实现碳中和目标^[5]。

电动汽车作为可再生能源交通工具的代表，具有提高能源效率、减少碳排放和改善空气质量等优势。为加速电动汽车普及，各国纷纷推出了禁止传统燃油汽车销售规划、提供电动汽车购车补贴、免税等政策措施。近些年我国电动汽车行业飞速发展，电动汽车销量逐年上升，如图 1.2 所示，截至 2022 年，年销售量达到 688 万辆^[6]。






图 1.2 2013-2022 年电动汽车销量

然而电动汽车的长期发展仍面临诸多阻碍，尤其是实际使用中依旧存在的痛点问题引起用户担忧。如图 1.3 所示，用户使用不满意因素和不计划购买电动汽车的主要原因集中在续航和充电上^[7]，其中大于 30%的用户认为电动汽车充电速度慢、时间长。因此，有必要发展功率更大、效率更高的充电方式。然而受限于汽车的紧凑结构，要在非常有限的体积内增加充电功率，充电设备必须满足高效率、高功率密度的要求。



(a) 电动汽车用户使用不满意因素分布



(b) 用户不计划购买电动汽车的原因

图 1.3 2022 年中国电动汽车用户调研

1.2 车载充电机研究现状及问题

1.2.1 电动汽车电气系统架构

图 1.4 简单展示了电动汽车的电气系统架构^[8]，其中高压动力电池为主要储能元件，承担为电机系统供电的功能，此外，还通过 DC-DC 给低压电池充电，满足车内低压电子设备的用电需求。高压动力电池一般有两种充电方式，一种是通过大功率直流充电桩直接连接到电池进行快速充电，其功率可达几百 kW；另一种是通过车载充电机（On-board Charger, OBC）连接到电网，进行交流慢充，由于其一般用在家用充电系统中，受配电网的限制，其功率一般在 3.3kW-22kW 之间。为了满足用户缩短充电时间的需求，需要在汽车有限的空间内提高充电功率，因此对 OBC 提出了高效率、高功率密度的挑战。




图 1.4 电动汽车电气系统架构

1.2.2 车载充电机架构

现有主流车载充电机一般采用两级架构^[8]，如图 1.5 所示，其中前级为功率因数校正（Power Factor Correction, PFC）电路，负责将交流输入电压整流并得到稳定的母线直流电压；后级为隔离 DC-DC 电路，负责将母线直流电压转为动力电池所需的直流电压等级，并起到电气隔离作用；同时，为了满足相应的电磁干扰（Electro-Magnetic Interference, EMI）标准，一般需要在输入端加入滤波器。



图 1.5 车载充电机两级架构

前级一般采用 Boost 型 PFC 电路, 包括传统二极管整流桥 Boost PFC^[9]以及导通损耗更低的无桥 PFC^[9-12], 图 1.6 (a) 和图 1.6 (b) 分别展示了传统 Boost PFC 电路以及比较常用的图腾柱无桥 PFC 电路; 此外, 还可以采用多电平技术, 降低 Boost 电感伏秒, 有效减小电感体积^[13-15]。




图 1.6 Boost 型 PFC 电路

后级一般采用谐振电路, 比如图 1.7 所示的 LLC 串并联谐振电路^[16-18]以及如图 1.8 所示的 CLLC 串并联谐振电路^[19-21]等, 在实现输出电压调整的同时, 保证全范围软开关, 实现高效率。




图 1.7 LLC 串并联谐振电路




图 1.8 CLLC 串并联谐振电路

为实现宽输出电压范围以满足高压动力电池的需求, 谐振电路一般采用脉冲频率控制 (PFM) 调整输出电压, 但谐振电路工作在偏离谐振点时效率会下降。此时可以采用如图 1.9 所示的两级 DC-DC 架构^[22-25], 其中一级采用直流变压器 (DC Transformer, DCX), 其输入电压和输出电压比值固定, 只起隔离作用, 另一级采用 PWM 控制的 DC-DC 电路进行调压, 此类结构可以对两级分别进行优化设计, 但此时全部功率流过两级电路, 增加了

损耗。因此，有文献提出准两级架构^[26-32]，其一种常见结构如图 1.10 所示，只有部分功率流过 PWM 调压电路，可以实现更高的效率，该类型电路也被叫做可调直流变压器 (Regulated DCX, RDCX)。




图 1.9 两级 DC-DC 架构




图 1.10 一种准两级 DC-DC 架构

此外，有文献提出了元胞化概念，利用低压器件低新型品质因数 (New Figure of Merit, NFoM) 的特性，可以实现较低的导通损耗^[33]，并搭建了元胞化串联谐振电路^[34]、元胞化两级 DC-DC 电路^[35]以及元胞化 RDCX 电路^[36]等高效率、高功率密度试验样机。如图 1.11 所示为文献^[34]中的元胞化串联谐振电路。




图 1.11 基于低压器件的元胞化串联谐振电路

1.2.3 高效率高密度车载充电机的关键问题

图 1.12 调研了工业界和学术界部分高效率大功率密度车载充电机产品以及试验样机^[36-42]。传统基于硅（Silicon, Si）开关器件的产品开关频率普遍在 200kHz 以下，功率密度和效率普遍偏低^[37-39]。随着碳化硅（Silicon Carbide, SiC）和氮化镓（Gallium Nitride, GaN）等宽禁带半导体器件的应用，充电机的效率和功率密度得到一定程度提升。其中文献[40]采用 SiC 和 GaN 器件，研制了一台功率密度 45W/in³，峰值效率 96.2%的样机，前级采用图腾柱无桥 PFC，后级采用 CLLC DCX；文献[41]采用 SiC 器件研制了一台功率密度 60W/in³，峰值效率 97.5%的试验样机，前级采用高效率半桥 PFC，后级采用半桥 LLC；此外，文献[36, 42]基于元胞化概念，采用低 NFoM 值的低压 Si 器件搭建了一台样机，其中前级采用 MISN PFC^[42]，后级采用 MHz 元胞化 RDCX 电路^[36]，两级功率密度接近 200W/in³，峰值效率接近 97.5%。虽然学术界的车载充电机样机通过提高开关频率减小了功率部分的体积，但并未考虑 EMI 滤波器的体积，若要得到整体的功率密度，还需要对样机的 EMI 特性进行评估。




图 1.12 高效率大功率密度车载充电机调研

图 1.13（a）为某基于传统高压 Si 器件的 6.6kW 车载充电机样机，其中虚线框内为 EMI 滤波器元器件。如图 1.13（b）所示，对其进行体积分解可知，EMI 滤波器部分体积占比最大。由前文调研可知，采用宽禁带器件可以提高样机开关频率，减小主功率部分体积。但同时器件开关速度加快，以及高频下变压器原副边耦合更紧密，会导致 EMI 更恶劣^[43]，需要大体积的滤波器才能满足相应标准。此时若想提高充电机的整体功率密度，就需

要对其 EMI 进行优化,减小滤波器体积。对于两级结构的车载充电机来说,需要对两级电路的共模 (Common-Mode, CM) EMI 和差模 (Differential-Mode, DM) EMI 特性分别进行研究。变换器的差模噪声主要由输入端的电流纹波产生^[44],学术界对其特性进行了深入的研究^[45-52]。对于前级 PFC 变换器来说,其共模噪声主要由电路中电压高频跳动点产生并经过对大地的空间寄生电容传导,已有文献对其模型以及抑制方法进行了详细而深入的研究^[51-58]。而对于后级隔离型 DC-DC 变换器来说,其共模噪声传导路径不但包括电压跳动点对大地的空间寄生电容,变压器的原副边层间寄生电容也是其主要传导路径,其共模噪声模型相对复杂。本文以高效率高密度的车载充电机为基础,研究并优化其隔离 DC-DC 级的传导共模噪声 (后文均省略传导二字,简称共模噪声)。




图 1.13 某 6.6kW 车载充电机样机及其体积分解

1.3 隔离型 DC-DC 变换器传导共模噪声抑制技术研究现状

一般来说, DC-DC 变换器的共模噪声由电路中的高频电压跳动节点产生,并通过对大地的寄生电容传导,对于隔离型 DC-DC 变换器来说,其变压器原副边绕组的寄生电容也为共模噪声提供传导路径。以图 1.14 (a) 所示的半桥 LLC 串联谐振 DC-DC 变换器为例,原边开关管桥臂中点电压随着开关管动作在 0 和 V_{in} 之间高频跳变,此高频跳变电压源将在桥臂中点对大地的寄生电容 C_{para} 上产生位移电流,进而产生共模噪声。 C_{para} 一般为桥臂中点铺铜对大地的空间电容以及开关管 Q_2 漏极对接地散热器的寄生电容,如图 1.14 (b) 所示,其值一般为几个 pF 至几十 pF。此外,由于开关管动作导致变压器高频动作,变压器端子 P_1 、 S_{a1} 以及 S_{b2} 也为高频跳动的电压源,由此导致绕组上的各点电位高频跳动,进而在原副边的层间寄生电容 C_{P_Sa} 和 C_{P_Sb} 上产生位移电流,并经副边流入大地,产生共模噪声。为了减小变压器绕组的交流损耗,一般以图 1.14 (c) 中的方式将原副边绕组紧密交错绕制,因此 C_{P_Sa} 和 C_{P_Sb} 的值比 C_{para} 大,一般为几十 pF 至几百 pF。




图 1.14 半桥 LLC 谐振 DC-DC 变换器共模等效模型

减小隔离型 DC-DC 变换器的共模噪声一般可以从噪声源和噪声路径入手，图 1.15 归纳总结了常见的共模噪声抑制方法。针对噪声源一般有优化开关行为^[59-69]和噪声抵消^[70-133]两种方式。针对开关行为，一般可采用软开关^[59]、缓冲吸收电路^[60]和有源门极驱动^[61]等方式减小噪声源的高频分量，一般此类方法针对高频段噪声有比较明显的抑制作用，对低频噪声抑制效果不明显；此外还可以采用抖频（也称扩频）技术^[62-69]，通过将开关频率的能量分散至边频带，以此降低开关频率点的噪声，但此类方法无法完全消除噪声，而且对于




图 1.15 常见共模噪声抑制方法

谐振型隔离 DC-DC 电路来讲, 采用抖频技术将引起变换器效率下降^[67]; 另一种针对噪声源的抑制方法为噪声抵消, 其一般通过引入与现有共模电流反相的位移电流进行共模噪声抑制^[70-133], 通常引入的位移电流由噪声源和传导路径共同决定。对于噪声抵消方法的具体实施方式将在后文进行分析。

针对传导路径方面, 可以采用增加路径阻抗的方式降低共模噪声^[134-136], 最常见的就是传统的无源滤波器^[134], 图 1.16 (a) 和图 1.16 (b) 分别展示了典型的无源滤波器结构及其共模等效电路, 其一般由体积较大的无源电感和电容构成, 不符合高功率密度的需求; 此外, 还可以采用在原副边之间使用低介电常数的绝缘材料^[135]、减小原副边绕组正对面积^[136]等方法来减小原副边层间寄生电容, 但一般此种方法制作工艺复杂, 实现较为困难。




图 1.16 无源 EMI 滤波器典型结构

屏蔽技术也是抑制共模噪声的常用手段之一^[107-108, 137-165], 通过在变压器原副边绕组间插入接原边地或副边地的屏蔽层, 以此阻断共模噪声传播路径。但是对于多绕组交错的变压器, 每对相邻的原副边绕组之间均需插入屏蔽层, 不但增加了变压器的制作难度, 而且插入的屏蔽层上会产生额外涡流损耗, 降低效率; 此外, 所插入的屏蔽层由于耦合在变压器上, 其上仍有高频电位跳动, 将成为新的共模噪声源, 若想抵消此部分影响, 还需要进一步分析, 因此屏蔽技术既涉及传导路径, 也涉及噪声源。另外还有构建惠斯通平衡电桥的方式^[166-168], 使噪声源位于两个等电位点之间, 不产生共模噪声。本章将重点介绍针对隔离型 DC-DC 电路的噪声抵消、屏蔽技术以及阻抗平衡三种共模噪声抑制方法的研究现状。

1.3.1 噪声抵消

噪声抵消的基本概念为引入一个与原有共模电流反相的位移电流，并与原有共模电流进行抵消，达到抑制共模噪声的目的。一般分为两类，一是有源滤波器^[70-72]，其通过对共模噪声进行实时采样，并通过运放补偿网络输出与现有共模电流或电压相反的信号，实现对共模噪声的抑制；二是从变换器拓扑出发，通过构造对称拓扑结构^[73-89]、变压器原副边抵消^[73, 81, 90-98]以及引入外部反相噪声^[96, 100-133]等方式对共模噪声进行抑制，如图 1.17 所示，下面简单介绍这三种方法。



图 1.17 噪声抵消方法归纳总结

1.3.1.1 对称拓扑结构

比较常见的隔离型对称拓扑结构为全桥电路，通过控制使两个桥臂的电压跳动点幅值相等且跳动方向相反，进而进行噪声抵消，但除了噪声源对称之外，其还需要满足传导路径对称的要求，对于谐振电路来说，则需要保证其 PCB 布局，谐振腔以及变压器原副边寄生电容对称^[73-82]。文献[73]针对全桥 CLLC DCX 电路提出了原副边均采用分立谐振电容的对称结构，对共模噪声进行抑制，其拓扑结构如图 1.18 所示。






图 1.18 分立谐振电容的对称 CLLC 串并联谐振变换器^[73]

文献[74]针对全桥 LCC 谐振电路提出了一种对称结构，如图 1.19（a）所示，通过采用分立谐振电感与谐振电容的方法，构造对称拓扑，降低共模噪声；此外，还可以按图 1.19（b）所示将分立谐振电感进行耦合，减少磁元件数量。



(a) 分立谐振电感与谐振电容的对称谐振腔



(b) 耦合谐振电感与分立谐振电容的对称谐振腔

图 1.19 对称结构的 LCC 谐振变换器^[74]

类似地，对于移相全桥电路和双有源桥电路来说，则需要其谐振电感以及移相电感满足对称要求^[83-87]。如图 1.20 所示，文献[83]针对移相全桥电路，采用对称耦合谐振电感的对称拓扑；如图 1.21 所示，文献[87]提出采用耦合移相电感的对称双有源桥电路，均实现了对共模噪声的抑制。




图 1.20 采用对称耦合谐振电感的移相全桥电路^[83]




图 1.21 采用耦合移相电感的双有源桥电路^[87]




图 1.22 对称反激变换器拓扑^[88]

除全桥变换器外，文献[88]提出了一种对称反激变换器拓扑，如图 1.22 所示，通过分立变压器的方式构造对称结构，实现共模噪声的抑制。


构造对称拓扑的方式容易实现，但一般需要增加电感电容等无源器件，共模噪声抑制程度受器件一致性影响。

1.3.1.2 变压器原副边抵消


变压器原副边绕组层间寄生电容是隔离型 DC-DC 变换器的主要共模噪声路径之一，由于变压器工作在高频交变情况下，导致原副边绕组上各点电位也高频跳动，如果原副边两点的电位变化不相同，则该两点间的层间寄生电容上会产生位移电流，进而对共模噪声造成影响。此时可以通过变压器内部原副边抵消的方法来抑制共模噪声，其基本思想为使原副边绕组间的净位移电流达到最小值^[73, 81, 90-99]，具体可以通过优化绕组排布^[73, 81, 90-96]或改变变压器端子与主电路的连接方式^[97-99]实现。

1) 优化绕组排布

文献[91]提出了一种“原副边绕组配对”的绕组排布方法，其具体实现方式为仅使具有相同电位变化的原副边绕组相邻，此时层间寄生电容两端绕组电位变化相同，因此不产生位移电流或位移电流在绕组间环流。如图 1.23 (a) 所示，假设变压器原边绕组 8 匝（ P_1 -



(a) 变压器绕组示意图



(b) 绕组排布方式

图 1.23 原副边绕组配对排布方式^[91]

P_8), 副边 4 匝 (S_1 - S_4), 其中原边绕组 P_1 和副边绕组 S_2 电位变化相同, 原边绕组 P_2 和副边绕组 S_1 电位变化相同, 此时可以构造如图 1.23 (b) 所示的绕组排布方式, 其中只有 P_2 和 S_1 、 P_1 和 S_2 相邻, 其余原副边绕组不相邻, 由于 P_2 和 S_1 、 P_1 和 S_2 绕组之间绕组电位变化相同, 因此没有位移电流产生或位移电流在绕组间环流, 此时通过变压器层间寄生电容传导的共模电流为零。虽然此种方法可以抑制共模噪声, 但原副边绕组无法充分交错, 会增加绕组损耗, 牺牲变换器效率。

对于线绕式变压器, 也可以用类似的方法优化原副边绕组排布。文献[96]提出了如图 1.24 所示的绕组排布结构并应用于反激变换器。通过将具有相同电位变化的原副边绕组对相邻绕制, 可以有效消除原副边之间的层间位移电流, 实现共模噪声的抑制。此种排布方式同样无法使原副边充分交错。






图 1.24 线绕变压器的绕组配对排布方式^[96]

文献[73]针对采用矩阵变压器的 CLLC 变换器优化了绕组排布方式, 如图 1.25 (a) 所示, 该变换器具有两个变压器, 假设原边绕组 P_6 与副边绕组 S_3 相邻, 则可以绘制出两匝绕组的电位变化如图 1.25 (b) 所示, 可以看出两匝绕组间的位移电流由 P_6 流向 S_3 。按照类似的方法, 可以得到其他原副边之间的位移电流, 此时可以按照图 1.25 (c) 中的方式排布两个变压器的原副边绕组, 使变压器 1 中的位移电流由原边流向副边、变压器 2 中的位移电流由副边流向原边, 两个变压器中的位移电流大小相等, 方向相反, 可将位移电流限制在变压器内部, 不对外产生共模电流。


由于层间的位移电流与层间寄生电容相关, 如果不同层之间的寄生电容有差别, 将会引起位移电流大小不一致, 因此该方法的噪声抵消效果受 PCB 加工的一致性影响。同样, 如果采用线绕变压器, 其不同位置的绕制紧密程度也影响抵消效果。



(a) 对称 CLLC 串并联谐振变换器



(b) 原副边绕组电位变化




(c) 变压器绕组排布方式


图 1.25 CLLC 串并联谐振变换器^[73]

2) 改变变压器端子与主电路的连接方式


除了改变变压器的绕组排布，变压器与主功率部分的连接方式也会影响绕组上的电位分布，进而影响原副边之间的位移电流^[97-99]。文献[99]针对反激变换器中变压器连接方式对绕组电位分布的影响进行分析。图 1.26 (b) 和图 1.26 (c) 分别展示了两种不同的变压器连接方式，从原副边绕组的电位差分布可以看出，图 1.26 (b) 中的电位差小于图 1.26 (c)，因此图 1.26 (b) 中的位移电流较小，但其共模噪声仍然不为零。



(a) 反激变换器的变压器示意图



(b) 绕组电位差-连接方式 1



(c) 组电位差-连接方式 2


图 1.26 不同变压器连接方式的反激变换器^[99]

1.3.1.3 引入外部反相噪声


除从变压器内部入手，通过原副边总位移电流互相抵消抑制共模噪声外，还可以通过引入与原有噪声源反相的外部电压源或电流源^[96, 100-133]。以 Boost 电路为例^[100]，如图 1.27

(a) 所示，其中 A 点为电路中的高频电压跳动点，其到散热器（一般将散热器接大地）的寄生电容为 C_{para} ，为抵消共模电流，可以在电感 L 上反相耦合一个绕组，其中同名端接输出负端，异名端通过外接补偿电容 C_{comp} 连接到散热器。由于 A 点与 B 点互为异名端，所以此时 B 点也为高频跳动点且其相位与 A 相反，电路的共模等效模型如图 1.27 (b) 所示，如果满足式 (1.1)，则 v_A 引起的共模电流被完全抵消，达到抑制共模噪声的效果。

$$v_A \cdot C_{para} = v_B \cdot C_{comp} \quad (1.1)$$



(a) 拓扑结构



(b) 共模等效电路

图 1.27 采用反相噪声源抵消的 Boost 电路^[100]

图 1.27 (b) 解释了引入反相噪声源抑制共模噪声的基本原理, 对于隔离型 DC-DC 变换器, 其具体实施方式可分为以下几类:

1) 引入外部噪声源和外部噪声路径

与图 1.27 所示的 Boost 电路类似, 对于隔离型 DC-DC 变换器也可以采用引入外部噪声源和传导路径的方式抑制共模噪声^[101-108]。以文献[101]为例, 如图 1.28 所示, 其中 C_{para} 为高频电压跳动点对大地的寄生电容, N_{comp} 为耦合在变压器上的外加补偿绕组, 并通过外加补偿电容 C_{comp} 连接到大地。假如经由 C_{comp} 流入大地的电流与经由 C_{para} 流入大地的电流幅值相等且相位相反, 则流过 LISN 电阻的共模电流为零, 达到共模噪声抑制的效果。




图 1.28 采用反相噪声源抵消的半桥隔离 DC-DC 电路^[101]

对于固定工作在占空比等于 0.5 的电路, 除了采用增加补偿绕组与补偿电容的方式外, 还可以采用交错并联的方式抑制共模噪声^[109-111]。如图 1.29 所示, 文献[109]通过采用两相 LLC 变换器交错并联、并控制错相角等于 180 度的方式, 可以使两相产生的共模电流互相抵消。但两相电路之间无法保证参数一致性, 会影响其共模噪声抵消的效果。




图 1.29 错相角等于 180 度的交错并联半桥 LLC 电路^[109]

2) 利用电路中原有噪声源, 引入额外传导路径

除了通过增加辅助绕组或者交错并联的方式构造反相噪声源, 还可以利用电路中原有的高频电压跳动点, 仅通过外加补偿电容来构造反相位移电流^[96, 112-120]。如图 1.30 所示, 文献[113]通过采用添加补偿电容的方式抑制 CLL 谐振变换器的共模噪声。其中 A 点为变压器原边跳动点, 其电压为 v_A , 其通过等效变压器层间电容 C_{eq} 传导共模噪声。B 点为变压器副边跳动点, 假设变压器变比为 N , 则其电压值 v_B 为:

$$v_B = \frac{v_A}{N} \quad (1.2)$$

此时可以在 B 点和原边静点, 即原边地之间加入补偿电容 C_{comp} , 利用 v_B 在 C_{comp} 上产生的电流来抵消 v_A 产生的共模电流。若 C_{comp} 的值满足式 (1.3), 则 v_A 和 v_B 产生的电流相等, 共模电流可以被完全抵消。

$$v_B \cdot C_{comp} = v_A \cdot C_{eq} \quad (1.3)$$




图 1.30 外加补偿电容的半桥 CLL 谐振电路^[113]

3) 引入额外噪声源, 利用电路中已有路径

除了外加补偿电容外, 还可以通过只外加反相噪声源, 利用变换器内部电容的方式实现对共模噪声的抵消^[121-130]。其具体实现方式可以分为在原有共模路径外并联反相电压源以及在原有共模路径内串联反相电压源。

A 在原有共模路径外并联反相电压源

该方法可以在变压器内增加补偿绕组作为反相噪声源, 并利用绕组间的层间寄生电容完成共模电流的抵消^[121-128]。如图 1.31 (a) 所示, 文献[121]提出了外加补偿绕组的反激变换器, 其中原边 P 与副边 S 存在层间寄生电容 C_{ps} , 如果按图 1.31 (b) 的方式在变压器内增加连接到原边静点的补偿绕组 A, 且其与副边绕组 S 相邻, 则会在层间形成寄生电容 C_{as} , 此时 C_{ps} 和 C_{as} 上的电流方向相反, 只需调整补偿绕组 A 的匝数与 C_{as} 的大小, 即

可使共模电流完全抵消。此方法与前文所述的原副边抵消类似，其基本原理都是使位移电流在变压器内部环流，不对共模噪声造成影响。




图 1.31 外加补偿绕组的反激变换器^[121]

B 在原有共模路径内串联反相电压源

文献[129-130]提出了一种在原有共模路径内串联反相电压源的共模噪声抑制方法。如图 1.32 (a) 所示为前文所述在原有共模路径外并联反相电压源的基本原理，类似地，可以得到如图 1.32 (b) 所示的结构，通过在原有路径内串联与 v_{CM} 反相且幅值相等的电压源 v_{comp} ，即可实现共模噪声的抑制。




图 1.32 引入抵消噪声源的两种方式




图 1.33 采用串联反相电压源方式的反激变换器^[130]

如图 1.33 所示为采用串联反相电压源抵消共模噪声的反激变换器^[130]，其同样通过在变压器上耦合补偿绕组产生反相噪声源，并将其置于共模回路上。

采用外部噪声抵消的方式抑制噪声效果较好，但一般需要加入补偿绕组和补偿电容，不但较为复杂，而且其抵消效果对电容参数一致性比较敏感，同时，加入补偿绕组不但增加损耗，而且其抵消效果也受绕组耦合程度的影响^[131-133]。将本小结三种噪声抵消方法的特点总结于表 1.1 中，其各有优缺点，具体实现方式有待进一步优化。

表 1.1 三种噪声抵消方法对比总结

噪声抵消方法	优点	缺点
对称拓扑结构	实现简单	增加绕组或器件，噪声抑制效果对参数一致性较敏感
变压器原副边抵消	无需增加器件，实现简单	影响绕组交错，对变压器加工一致性敏感、抵消效果依赖于具体绕组结构
引入反相噪声源	噪声抑制效果较好	增加绕组或器件，实现复杂，噪声抑制效果对参数一致性较敏感

1.3.2 屏蔽技术

如图 1.34 所示为几种常用的屏蔽方法，传统屏蔽技术通过在原副边之间插入屏蔽层来阻断原副边之间的共模噪声传导路径^[137-138]，但由于屏蔽层也耦合在磁芯上，因此其上也有高频的电位跳动，成为新的噪声源。为消除屏蔽层引入的位移电流，部分文献提出了屏蔽抵消结合的方法，采用屏蔽层与相邻绕组配对抵消的方式，消除共模噪声^[139-149]；此外，还有文献提出了部分屏蔽的方式，通过屏蔽一部分原副边的寄生电容，利用剩余寄生电容上的位移电流抵消屏蔽层引入的位移电流^[151-164]。下面简单介绍这几种方法。




图 1.34 常见的屏蔽方法总结

1.3.2.1 传统屏蔽技术

图 1.35 展示了传统单层屏蔽技术的基本原理，原边绕组 P 和副边绕组 S 之间插入不闭合屏蔽层 SH，SH 一端接原边地或副边地，另一端悬空，此时 P 和 S 之间的寄生电容被 SH 屏蔽，不再产生位移电流。但同时 SH 和 P 之间形成寄生电容 C_{PSH} ，SH 和 S 之间形成寄生电容 C_{SSH} ，假设 SH 一端接原边地，由于 SH 耦合在磁芯上且未闭合，此时屏蔽层上各点电位将高频跳动，在 C_{SSH} 上产生原副边之间的位移电流，引起共模噪声。




图 1.35 传统屏蔽技术

1.3.2.2 屏蔽与抵消结合

为解决传统单层屏蔽技术的问题，可以将屏蔽与抵消方法结合，将屏蔽层引入的位移电流抵消，不再影响共模噪声。

1) 完全屏蔽

此类方法一般将屏蔽层占磁芯满窗口高度并沿绕制方向绕满一周，使原副边完全隔开，完全消除原副边寄生电容。

A 双层屏蔽

双层屏蔽方法类似于前文所述的配对绕组抵消方式^[139-140]，如图 1.36 所示，在原边和副边之间插入两层屏蔽层 SH_1 和 SH_2 ，其中 SH_1 与原边相邻且一端接原边地， SH_2 与副边相邻且一端接副边地，此时 SH_1 和 SH_2 之间存在层间寄生电容 C_{SH} ，但由于两层屏蔽层绕向相同，因此其各点电位变化相同，因此 C_{SH} 上不存在位移电流，此时原边绕组 P 和副边绕组 S 之间的寄生电容被双层屏蔽层阻断，没有共模电流流过变压器。此方法增加了一层屏蔽层，使变压器结构更为复杂。




图 1.36 双层屏蔽技术^[139-140]

B 绕组间抵消

除了采用双层屏蔽的方法外，还可以利用类似原副边绕组抵消的方式，利用单层屏蔽达到双层屏蔽的效果^[141-149]。如图 1.37 所示，假设屏蔽层 SH 一端接原边地，如果将屏蔽层与副边 S 按具有相同匝数且按同向绕制，则 SH 和 S 上相同位置的电位变化也相等，此时层间寄生电容 C_{SSH} 的两端等电位，不会产生位移电流。更进一步，可以按图 1.38 所示的方式，将部分原边作为屏蔽层，可以达到同样的效果，此方法与图 1.24 所示的绕组配对方式思路相近，可以不用外加屏蔽，消除了屏蔽层损耗，但原副边无法充分交错。需要说明的是，图 1.37 和图 1.38 所示的绕组接地方式仅为示意图，实际应用时需要根据拓扑和绕组结构的需要做出相应调整。




图 1.37 屏蔽层与副边之间抵消




图 1.38 将部份原边绕组用作屏蔽

图 1.37 和图 1.38 所示的绕组间抵消方式适用于原副边只有单侧相邻的方式，对于类似原边-副边-原边的多层交错的绕组结构，屏蔽层使用较为复杂。为此有文献提出了利用屏蔽线实现抵消的方法^[142-143]。相比于图 1.37，该方法使用屏蔽层将副边绕组包覆，如图 1.39 所示，副边 S 由屏蔽线绕制而成，其中外层屏蔽层接原边，内层线用作副边，此时副边各个方向均被完全屏蔽。此方法绕组结构简单，但仅适用于线绕变压器，而且需要特制的屏蔽线满足载流需求，其散热能力也受屏蔽层影响。




图 1.39 采用屏蔽线实现抵消^[142-143]

对于平面变压器也可以采用绕组抵消的方法^[144]。如图 1.40 (a) 所示为采用屏蔽结合绕组抵消的 LLC 变换器，其中屏蔽层和副边绕组均为 1 匝，其中 SH_A 连接于原边地， S_A 等效连接于副边地。绘制两匝绕组的电位分布如图 1.40 (b) 所示，可以看出位移电流在两层绕组间环流，不对共模噪声产生影响。




图 1.40 采用屏蔽结合绕组抵消的平面变压器^[144]

与图 1.38 类似，在平面变压器中也可以利用原边绕组作为屏蔽层^[145-149]，其电路结构和绕组上的电位变化分别如图 1.41 (a) 和图 1.41 (b) 所示，同样可以看出绕组间的位移电流在层间环流，不产生共模噪声。





图 1.41 将原边绕组用作屏蔽层的平面变压器^[145]

此类屏蔽方法实现简单，可以随 PCB 加工一起完成，而且图 1.41 (b) 中的方法节约了一层屏蔽层，减小了一定涡流损耗，但仅适用于连接副边地的第一匝绕组，对于副边多

匝绕组的情况,采用接地的屏蔽层无法实现位移电流的完全抵消。因此有文献提出了抬升屏蔽层电位的方法来改变屏蔽层上的绕组电位分布,进而改变层间寄生电容上的位移电流[107-108, 150]。如图 1.42 (a) 所示,可以通过将屏蔽层接在辅助电源 V_{Aux} 上,将屏蔽层电位整体抬升,也可以通过图 1.42 (b) 中的方式,通过将屏蔽层接在补偿绕组上抬升电位。屏蔽层与辅助源或补偿绕组的连接点可以根据实际所需的位移电流大小来确定。此类方法可以有效实现屏蔽,但除了屏蔽层外,还需要增加电压源或补偿绕组,增加了电路复杂程度和变压器的加工难度。

图 1.42 抬升屏蔽层电位^[108]

2) 部分屏蔽

前文所介绍的屏蔽方法中,屏蔽层均占磁芯满窗口高度并且匝数均为整数,除此之外,还可以采用部分屏蔽的方法,通过只屏蔽一部分原副边的寄生电容,利用剩余寄生电容上的位移电流抵消屏蔽层引入的位移电流^[151-163]。此类方法与前文所述的在变压器内增加补偿绕组作为反相噪声源,并在补偿绕组与原有绕组的寄生电容上产生反相位移电流来抵消原有共模电流的方法原理类似。




图 1.43 部分屏蔽技术基本原理

图 1.43 展示了部分屏蔽技术的基本原理,图中屏蔽层 SH 并未完全屏蔽原边绕组 P 和副边绕组 S 之间的寄生电容,其仍然存在的寄生电容为 C_{PS} ,屏蔽层与 S 之间的寄生电容为 C_{SSH} ,根据 P、S 和 SH 上的电位变化,可以计算出 C_{PS} 和 C_{SSH} 上的位移电流,通过合

理放置 SH 的位置, 可以使两个电容上的位移电流方向相反, 大小相等, 实现位移电流的完全抵消, 消除共模噪声。其具体实现方式可以归纳为调整屏蔽层高度、改变屏蔽层长度和改变屏蔽层数量。

A 调整屏蔽层高度

部分屏蔽可以通过调整屏蔽层占磁芯窗口的高度来实现^[151-162], 如图 1.44 (a) 所示, 用铜皮做屏蔽层 SH^[151-157], 其只屏蔽一部分原边绕组, 其余部分原边绕组和副边绕组仍然存在寄生电容 C_{PS} , 屏蔽层 SH 和副边绕组 S 之间存在寄生电容 C_{SSH} 。除了使用铜皮, 还可以采用图 1.44 (b) 中的方式, 外加绕组屏蔽^[159-162], 通过调整绕组匝数来改变屏蔽层高度。




图 1.44 通过调整屏蔽层高度实现部分屏蔽

B 调整屏蔽层长度

通过改变屏蔽层的长度也可以实现部分屏蔽^[152], 如图 1.45 (a) 所示, 将屏蔽层高度铺满整个窗口, 但不绕满一匝, 其俯视图如图 1.45 (b) 所示, 其中未被屏蔽的原边绕组和副边绕组间存在寄生电容 C_{PS} , 屏蔽层与副边绕组间存在寄生电容 C_{SSH} , 由于屏蔽层未绕满一匝, 所以一般采用铜皮做屏蔽层。




图 1.45 通过调整屏蔽层长度实现部分屏蔽^[152]

C 改变屏蔽层数量

通过改变屏蔽层的数量也可以实现部分屏蔽^[163]。如图 1.46 所示，绕组为原边-副边-原边结构，通过仅在副边一侧加入屏蔽层，使副边和屏蔽层之间的寄生电容为 C_{SSH} ，而不加入屏蔽层的副边另一侧和原边的寄生电容为 C_{PS} ，通过控制层间距来匹配两个电容的大小，从而达到部分屏蔽的效果。




图 1.46 通过改变屏蔽层数量实现部分屏蔽^[163]

虽然采用部分屏蔽的方式可以实现较好的共模噪声抑制效果，但由于需要控制屏蔽层的高度、长度或层间距，其控制精度难以保证，无法保证噪声抑制效果的一致性。

以上几种屏蔽技术各有优缺点，其特点被总结于表 1.2 中。一般在绕组间插入屏蔽层后，屏蔽层上将会产生涡流，引起绕组损耗增加，有文献提出梳状屏蔽的概念来减小屏蔽层上的涡流损耗^[164-165]，但此类方法会牺牲屏蔽效果，同时屏蔽层的加工较为复杂。

表 1.2 屏蔽方法对比总结

屏蔽技术	优点	缺点
传统屏蔽	实现简单	增加损耗，无法实现噪声完全抑制
屏蔽抵消结合	噪声抑制效果较好	增加损耗，影响原副边交错，适用范围有限
部分屏蔽	噪声抑制效果较好	增加损耗，对屏蔽层控制精度要求高，难以保证一致性

1.3.3 阻抗平衡

阻抗平衡法抑制共模噪声的基本原理为通过构建惠斯通平衡电桥，并将噪声源放置于两个等电位点之间，使其不对共模噪声造成影响^[166-168]。该方法首先被应用在 Boost 电路中^[166]，如图 1.47（a）所示为采用阻抗平衡的 Boost 变换器拓扑，与传统 Boost 电路不同

的是, 该电路的电感被拆分成 L_1 和 L_2 两部分, 并被置于开关管 Q 两端, 其共模等效电路如图 1.47 (b) 所示, 如果满足式 (1.4), 则等效电路形成平衡惠斯通电桥, A 点与 B 点电位相等, 共模噪声源 v_c 不再在 LISN 电阻上产生电流。

$$\frac{L_1}{L_2} = \frac{C_b + C_c}{C_a} \quad (1.4)$$




图 1.47 采用阻抗平衡法的 Boost 变换器^[166]

文献[167]将阻抗平衡法应用在 LLC DCX 谐振电路中, 如图 1.48 (a) 所示, C_{PS1} 和 C_{PS2} 为变压器原副边等效寄生电容, 通过在电路中加入共模电感 L_{CM} 和平衡电感 $L_{Balance}$, 可以使共模等效电路构成如图 1.48 (b) 所示的惠斯通电桥, 如果电桥处于平衡状态, 则 LISN 电阻上没有共模电流产生。

由于该方法通过增加电感元件来构成平衡电桥, 因此共模噪声的抑制效果取决于电感的一致性, 在实际应用中难以保证稳定的抑制效果。




图 1.48 采用阻抗平衡法的 LLC DCX 谐振变换器^[167]

1.4 高效率高密度隔离 DC-DC 变换器共模噪声抑制技术难点

1) 缺少简单且不牺牲效率的共模噪声抑制方法

现有共模噪声抑制方法中, 噪声抵消和阻抗平衡方法基本都需要增加变压器绕组、电感和电容等无源器件, 不但增加了损耗, 而且共模噪声的抑制效果对器件参数一致性十分

敏感,在批量生产应用时难以保证稳定的抑制效果,给滤波器设计带来困难;在高频电路中,绕组、电感和电容对寄生参数更加敏感,噪声抑制效果被减弱。屏蔽方法的抑制效果好,但在多层原副边绕组交错的变压器中,屏蔽层数量增加,增加了变压器的设计加工复杂程度。因此需要进一步研究实现简单,不增加器件且不影响效率的共模噪声抑制方法。

2) 针对新型高效率高密度拓扑的共模噪声研究不充分

现有文献对传统隔离型 DC-DC 拓扑的共模噪声抑制方法研究较为深入,但针对新型高效率高密度拓扑,比如两级和准两级 DC-DC 变换器,以及元胞化电路的共模噪声特性研究尚不充分,无法在设计前期有效指导滤波器设计;相对于传统电路,新型高效率高密度拓扑的共模噪声模型更为复杂,单一传统抑制方法无法实现共模噪声的有效抑制,并且缺少低噪声拓扑的构造方法。因此,需要深入研究其共模噪声产生机理及等效模型,在此基础上探究其共模噪声抑制方法以及低噪声拓扑构造方法,有效减小滤波器体积,进一步提高系统的功率密度。

3) 针对空间电容引起的共模噪声抑制方法研究不足

对于高频隔离型 DC-DC 变换器来说,通过绕组排布或屏蔽等传统方法可以抑制经变压器层间寄生电容传导的共模噪声,此时电路中的高频电压跳动点经过对大地的空间寄生电容上的位移电流将成为共模噪声主要影响因素,其共模噪声幅值仍然很高,这在半桥变换器中尤其明显。采用传统引入外部噪声源和补偿电容的抵消方式可以抑制空间电容传导的共模噪声,但其需要增加无源器件,并且抑制效果受无源器件参数一致性的影响,因此需要针对空间电容引起的共模噪声研究简单有效的抑制方法。

1.5 本文研究意义和研究内容

1.5.1 研究意义

为加速电动汽车的推广,需要发展功率更大、效率更高的充电来缩短充电时间。但受限于汽车的空间限制,需要在有限的体积内增加充电功率,这对车载充电机提出了高效率、高功率密度的需求。虽然采用宽禁带器件、提高工作频率可以有效提高车载充电机主功率的效率和功率密度,但仍需要采用大体积的无源 EMI 滤波器来满足相应标准,导致系统体积和重量增加。因此需要研究车载充电机的 EMI 模型和抑制方法,减小 EMI 滤波器的体积,进一步提升系统的功率密度。

1.5.2 研究内容

本文以车载充电机高效率、高功率密度的需求为牵引，针对其 EMI 滤波器体积大、限制系统功率密度提升的问题，主要研究高效率高密度车载充电机中后级隔离 DC-DC 变换器的共模噪声，旨在建立其共模噪声模型，并在此基础上探究实现简单、不影响系统效率的共模噪声抑制方法，进而减小其无源滤波器体积，提高系统的整体功率密度。主要研究内容如图 1.49 所示。




图 1.49 本文主要研究内容

第二章基于采用 SiC 器件的高效率高密度两电平拓扑的车载充电机，主要针对其后级半桥 LLC 谐振变换器的开关共模噪声开展研究。首先建立其共模噪声等效模型，并通过实验验证其有效性；在此基础上，提出了一种适用于半桥变换器的非对称中心抽头整流结构，通过改变副边绕组与整流二极管的连接方式，构造原副边噪声抵消的结构，抑制共模噪声。该方法实现简单，不增加任何器件，不影响效率，仅改变电路连接方式，有效地抑制了经变压器传导的共模噪声。

第三章基于采用低 NFoM 器件的高效率高密度元胞化拓扑的车载充电机，主要针对其后级元胞化 RDCX 电路中调压电路的低频开关引起的共模噪声开展研究。首先将电路的高低频噪声源解耦，针对其低频噪声源建立共模噪声等效模型，并通过理论计算对频谱进行预测，寻找其共模噪声峰值点；在此基础上，利用绕组的屏蔽特性，提出了一种完全屏蔽的绕组结构，通过优化绕组排布方式，有效抑制由低频调压电路引起的共模噪声，并提升了低压输出时的效率。

第四章在前文分析的基础上,通过探究元胞化 RDCX 电路的低频开关共模噪声根源,提出了一种基于静点构造法的低噪声拓扑构造方法,消除其低频共模噪声主要传导路径;在此基础上,以六电平飞跨电容拓扑为例,将其作为调压电路构建元胞化 RDCX 电路,在不牺牲效率的前提下,有效抑制由低频调压电路引起的共模噪声。

第五章针对元胞化 RDCX 电路的 MHz 高频开关噪声源开展研究。经过前文对低频开关引起的共模噪声进行抑制后, MHz 元胞化 DCX 中的高频开关噪声源将主导滤波器的设计,因此有必要针对 MHz 高频开关噪声进行研究和抑制,以进一步降低滤波器体积。本章以 MHz 元胞化 DCX 变换器为基础,首先分析变压器绕组连接方式对共模噪声的影响;对于空间电容等引起的无法通过绕组连接进行抵消的噪声,提出了一种采用绕组并联均压的反相工作元胞化 DCX 电路,通过使不同元胞之间反相工作,构造共模噪声抵消结构,在不增加器件,不增加损耗的前提下,有效抑制 MHz 开关共模噪声;更进一步地,研究影响其噪声抵消效果的因素,并针对性地提出了对称布局方法,优化抑制效果。最后,将所提出的反相控制方法与所提出的低噪声元胞化 RDCX 拓扑结合,实现共模噪声的全范围抑制。


第六章对全文进行总结,并对未来工作进行展望。

仅限PMIC会员单位内部使用,不得外传


第二章 低共模噪声非对称中心抽头整流半桥谐振变换器

2.1 引言

第一章绪论中调研了部分高效率高功率密度的车载充电机，其中文献[41]基于两电平拓扑搭建了一台高效率高功率密度的车载充电机样机，其拓扑结构如图 2.1（a）所示，其中前级为半桥 PFC 电路，相比于传统采用二极管整流桥的 Boost PFC 电路和常见的无桥 PFC 电路，半桥 PFC 电路在其电流导通路径上仅有一个开关管，其导通损耗小，此外，电路采用临界电流模式，开关管实现全范围 ZVS 开通，适合高频工作。由于其为半桥结构，存在倍压效果，在 220V 交流输入条件下，母线电压为 800V，因此电路采用 SiC 器件，不但可以提高工作频率，减小电感体积，而且能充分发挥 SiC 器件耐高压的优势。后级采用中心抽头整流的半桥 LLC 拓扑，其电路结构和控制简单，同时能实现全范围软开关，可以工作在高频条件下，进而提升功率密度。图 2.1（b）和图 2.1（c）分别展示了样机图片和两级电路的效率，其功率密度达到 60W/in³，峰值效率接近 97.5%。



(a) 拓扑结构



(b) 样机图片 (c) 效率曲线

图 2.1 采用 SiC 器件的两电平高效率高密度车载充电机

虽然该样机通过提高开关频率减小了功率部分的体积，达到较高的功率密度，但随着器件开关速度的提升，作为共模噪声源的 dv/dt 变得更高，同时为降低绕组交流损耗，变压器原副边充分交错，导致原副边层间电容增大，降低了共模回路的阻抗，进一步恶化变换器的共模噪声，因此需要体积更大的滤波器才能满足相应标准。

针对上述问题，本章以后级半桥 LLC 电路为对象研究其共模噪声。首先对采用传统中心抽头整流（Center-tapped Rectifier, CTR）的半桥 LLC 谐振电路的共模噪声进行建模，在此基础上，提出了一种非对称中心抽头整流电路（Asymmetric Center-tapped Rectifier, ACTR），在不增加任何元器件，不降低系统效率的前提下，构造原副边抵消的结构，降低了半桥 LLC 电路的共模噪声。

2.2 传统中心抽头整流半桥 LLC 电路共模噪声建模

2.2.1 工作原理

采用传统中心抽头整流电路的半桥 LLC 变换器如图 2.2 所示。电路主要由原边逆变电路、谐振腔和变压器以及副边中心抽头整流电路组成。其中原边逆变电路为半桥结构，由两颗开关管 Q_1 和 Q_2 组成。谐振腔包括谐振电容 C_r ，谐振电感 L_r 以及变压器的励磁电感 L_m 。副边采用中心抽头整流结构，减少器件数量，降低导通损耗，整流管 D_1 和 D_2 可以采用二极管，也可以选择使用开关管进行同步整流，进一步降低导通损耗。




图 2.2 采用传统中心抽头整流电路的半桥 LLC 谐振变换器

接下来以变换器工作在谐振频率为例，简单介绍半桥 LLC 电路的工作原理。如图 2.3 所示，当变换器工作在谐振频率时，一个开关周期可以分为 4 个模态，每个模态的等效电路如图 2.4 所示。

模态 1 (t_0-t_1): t_0 时刻， Q_1 驱动信号 v_{gs_Q1} 置高， Q_2 驱动信号 v_{gs_Q2} 为低， Q_1 导通， Q_2 关断，谐振电感 L_r 与谐振电容 C_r 开始谐振，谐振电流 i_{Lr} 开始以正弦形式变化，由于 L_r 与




图 2.3 采用传统中心抽头整流电路的半桥 LLC 变换器关键波形图




图 2.4 半桥 LLC 变换器在不同工作模式下的等效电路图

C_r 处于谐振状态，其两端电压几乎为 0，所以此时励磁电感 L_m 上的电压为 $V_{in}/2$ ，励磁电流 i_{Lm} 线性上升。由于 i_{Lr} 大于 i_{Lm} ，因此二极管 D_1 导通， L_m 被输出电压 V_o 箝位。

模式 2 (t_1-t_2): t_1 时刻， v_{gs_Q1} 置低， Q_1 和 Q_2 均关断，此时 i_{Lr} 等于 i_{Lm} ，变压器不再向副边传递能量，励磁电感 L_m 、谐振电感 L_r 与谐振电容 C_r 开始谐振，励磁电流 i_{Lm} 开始对 Q_1 的结电容充电，对 Q_2 的结电容放电。

模式 3 (t_2-t_3): t_2 时刻， i_{Lm} 将 Q_2 的结电容放电至 0， Q_2 的体二极管导通，将 Q_2 的源-漏电压 v_{sw} 箝位在 0V。此时 v_{gs_Q2} 置高，开关管 Q_2 实现零电压开通，此时电路状态与模式 1 对称， $-V_{in}/2$ 施加在谐振腔上，谐振电感 L_r 与谐振电容 C_r 开始反向谐振，励磁电流 i_{Lm}

线性下降，此时 i_{Lr} 小于 i_{Lm} ，二极管 D_2 导通。


模态 4 (t_3 - t_4): t_3 时刻， v_{gs_Q2} 置低， Q_1 和 Q_2 均关断，电路状态与模态 2 对称，励磁电流 i_{Lm} 开始对 Q_2 的结电容充电，对 Q_1 的结电容放电。 t_4 时刻， i_{Lm} 将 Q_1 的结电容放电至 0， Q_1 的体二极管导通，将 Q_1 的源-漏电压箝位在 0V， v_{gs_Q1} 置高， Q_1 实现零电压开通，至此一个开关周期结束。

2.2.2 共模等效模型

根据上一小节对半桥 LLC 电路工作原理的分析，可以得知电路中高 dv/dt 的电压跳变源为原边开关管桥臂的中点电压 v_{sw} ，以及变压器的端口电压 v_p 、 v_a 和 v_b 。其中由 v_{sw} 引起的共模电流的主要通路为该点对地的空间寄生电容；由 v_p 、 v_a 和 v_b 引起的共模电流的主要通路为变压器的原副边寄生电容。为减小绕组的涡流损耗，高频变压器一般为原副边交错绕制，一种典型的原-副-副-原交错绕制的线绕变压器如图 2.5 所示，变压器总共分为四层，最外层和最内层为原边绕组 P (P_1 - P_{mid} - P_2)，内层为中心抽头副边 S_a (S_{a1} - S_{a2}) 和 S_b (S_{b1} - S_{b2}) 相邻绕制，以保证两个副边的对称性。 C_{ps} 为原副边绕组的层间寄生电容，分别为内层原边绕组 (P_1 - P_{mid}) 与副边绕组 S_a 的寄生电容 C_{P_Sa} 以及副边绕组 S_b 与外层原边绕组 (P_{mid} - P_2) 的寄生电容 C_{P_Sb} ，容值一般为几十 pF 至上百 pF。由于匝间距离很小，电场不会穿透绕组，所以一般认为副边绕组 S_a 与外层原边绕组 (P_{mid} - P_2) 寄生电容可以忽略，同理，副边绕组 S_b 与内层原边绕组 (P_1 - P_{mid}) 的寄生电容也可以忽略。



(a) 绕组 3D 示意图




(b) 截面图


图 2.5 采用原副边绕组交错绕制的变压器

在传导 EMI 测试的频率范围 (150kHz-30MHz) 内，输入电容 C_{in} ，输出电容 C_o ，谐振电容 C_r 可以视为短路，由此可以得出共模噪声等效电路如图 2.6 (a) 所示。其中 C_{pg} 为原边桥臂中点 SW 对地的寄生电容。由于谐振电感 L_r 被 v_{sw} 和 v_p 短路，不影响共模噪声，因此可以忽略。同时因为 C_{pg} 一般只有几个 pF 至十几 pF，远小于变压器原副边寄生电容，因此 v_{sw} 引起的共模噪声可以忽略^[145]。简化后的共模等效电路如图 2.6 (b) 所示，其中噪

声源为变压器原副边端口电压 v_p 、 v_a 和 v_b ，路径为原副边的寄生电容， R_{LISN} 为 LISN 电阻。接下来本文将对变压器原副边层间寄生电容进行建模，并计算流经原副边的共模电流。



(a) 等效电路




(b) 简化后的等效电路

图 2.6 半桥 LLC 共模噪声等效电路

2.2.3 共模噪声计算

为得到流经变压器的总位移电流，需要分别计算每个相邻的原副边的位移电流再相加，而流经层间寄生电容的位移电流则与电容两端的电位变化有关，因此需要分析原副边绕组上的电位变化分布。以图 2.3 中的死区时间 t_3 - t_4 为例，图 2.7 (a) 给出了图 2.5 所示变压器绕组结构中副边绕组 S_a 的示意图。



(a) 绕组 S_a 示意图

(b) 电位分布图

图 2.7 副边绕组 S_a 电位分布

根据叠加性,在考虑副边绕组产生的位移电流时,可以将原边绕组视为短路。假设副边绕组 S_a 的长度为 L_{Sa} , 并且绕组上的电位变化均匀分布,则在 t_3 - t_4 时间段内,绕组上任意一点 l 的电位变化 $\Delta v_{SA_CTR}(l)$ 为:

$$\Delta v_{SA_CTR}(l) = \frac{2V_o}{L_{Sa}} \cdot l \quad (2.1)$$

其中 V_o 为变换器输出电压采用微元法, Δl 长度的副边绕组 S_a 相对原边绕组的层间寄生电容为 $\frac{C_{P_Sa}}{L_{Sa}} \cdot \Delta l$, 则该段副边绕组相对原边的位移电流 $\Delta i_{CM_Sa_CTR}(l)$ 为:

$$\Delta i_{CM_Sa_CTR}(l) = \frac{C_{P_Sa}}{L_{Sa}} \cdot \Delta l \cdot \frac{\Delta v_{SA_CTR}(l)}{\Delta t} \quad (2.2)$$

对式(2.2)进行求和积分,则可以得到副边绕组 S_a 到原边绕组的总位移电流 $i_{CM_Sa_CTR}$:

$$i_{CM_Sa_CTR} = \sum \Delta i_{CM_Sa_CTR}(l) = \int_0^{L_{Sa}} \frac{C_{P_Sa}}{L_{Sa} \cdot \Delta t} \cdot \frac{2V_o}{L_{Sa}} \cdot l \cdot dl = \frac{C_{P_Sa} V_o}{\Delta t} \quad (2.3)$$

类似地,图 2.8 (a) 给出了图 2.5 所示变压器绕组结构中副边绕组 S_b 的示意图。




图 2.8 副边绕组 S_b 电位分布

如图 2.8 (b) 所示,假设副边绕组 S_b 的长度为 L_{Sb} , 并且绕组上的电位变化均匀分布,则绕组上任意一点 l 的电位变化 $\Delta v_{Sb_CTR}(l)$ 为:

$$\Delta v_{Sb_CTR}(l) = -\frac{2V_o}{L_{Sb}} \cdot l \quad (2.4)$$

Δl 长度的副边绕组 S_b 相对原边绕组的层间寄生电容为 $\frac{C_{P_Sb}}{L_{Sb}} \cdot \Delta l$, 则该段副边绕组相对原边的位移电流 $\Delta i_{CM_Sb_CTR}(l)$ 为:

$$\Delta i_{CM_Sb_CTR}(l) = \frac{C_{P_Sb}}{L_{Sb}} \cdot \Delta l \cdot \frac{\Delta v_{Sb_CTR}(l)}{\Delta t} \quad (2.5)$$

对式(2.5)进行求和积分,则可以得到副边绕组 S_b 到原边绕组的总位移电流 $i_{CM_Sb_CTR}$:

$$i_{CM_Sb_CTR} = \sum \Delta i_{CM_Sb_CTR}(l) = \int_0^{L_{Sb}} -\frac{C_{P_Sb}}{L_{Sb} \cdot \Delta t} \cdot \frac{2V_o}{L_{Sb}} \cdot l \cdot dl = -\frac{C_{P_Sb} V_o}{\Delta t} \quad (2.6)$$


近似地,可以认为原边绕组相对副边绕组 S_a 和 S_b 的寄生电容相等,即:

$$C_{P_Sa} = C_{P_Sb} \quad (2.7)$$


联立式 (2.3) 式 (2.6) 以及式 (2.7)，则由副边绕组产生的总位移电流 $i_{CM_S_CTR}$ 为：

$$i_{CM_S_CTR} = i_{CM_Sa_CTR} + i_{CM_Sb_CTR} = 0 \quad (2.8)$$

两个副边绕组产生的位移电流互相抵消，则总位移电流由原边绕组决定。图 2.9 (a) 给出了图 2.5 所示变压器绕组结构中原边绕组 P 的示意图，需要说明的是，图中绕组并未如图 2.5 中一样画为两层，仅为示意图，方便分析。



(a) 绕组 P 示意图



(b) 电位分布图

图 2.9 原边绕组 P 电位分布

设定原边绕组 P_1 - P_{mid} 的长度为 L_{Pa} ， P_{mid} - P_2 的长度为 L_{Pb} ，由于 P_1 - P_{mid} 与 P_{mid} - P_2 匝数相同，因此有：

$$\Delta v_{P_1} - \Delta v_{P_{mid}} = \Delta v_{P_{mid}} - \Delta v_{P_2} \quad (2.9)$$

假定绕组 P_1 - P_{mid} 以及 P_{mid} - P_2 上的电位变化均匀分布，则绕组上任意一点 l 的电位变化 $\Delta v_{P_CTR}(l)$ 为：

$$\Delta v_{PCTR}(l) = \begin{cases} \frac{nV_o}{L_{Pb}} \cdot l & 0 \leq l \leq L_{Pb} \\ \frac{nV_o}{L_{Pa}}(l - L_{Pb}) + nV_o & L_{Pb} < l \leq L_{Pa} + L_{Pb} \end{cases} \quad (2.10)$$

在 P_2 - P_{mid} 和 P_{mid} - P_1 范围内, Δl 长度的原边绕组 P 相对副边绕组的层间寄生电容分别为 $\frac{C_{P_{Sa}}}{L_{Pa}} \cdot \Delta l$ 和 $\frac{C_{P_{Sb}}}{L_{Pb}} \cdot \Delta l$, 则 Δl 长度的原边绕组相对副边的位移电流 $\Delta i_{CM_P_CTR}(l)$ 为:

$$\Delta i_{CM_P_CTR}(l) = \begin{cases} \frac{C_{P_{Sb}}}{L_{Pb}} \cdot \Delta l \cdot \frac{\Delta v_{PCTR}(l)}{\Delta t} & 0 \leq l \leq L_{Pb} \\ \frac{C_{P_{Sa}}}{L_{Pa}} \cdot \Delta l \cdot \frac{\Delta v_{PCTR}(l)}{\Delta t} & L_{Pb} < l \leq L_{Pa} + L_{Pb} \end{cases} \quad (2.11)$$

对式 (2.11) 进行求和积分, 并结合式 (2.7), 可以得到原边绕组 P_1 - P_2 到副边绕组的位移电流 $i_{CM_P_CTR}$:

$$\begin{aligned} i_{CM_P_CTR} &= \sum \Delta i_{CM_P_CTR}(l) \\ &= \int_0^{L_{Pb}} \frac{C_{P_{Sb}}}{L_{Pb}} \cdot \frac{2nV_o}{L_{Pb}} \cdot l \cdot dl + \int_{L_{Pb}}^{L_{Pa}+L_{Pb}} \frac{C_{P_{Sa}}}{L_{Pa}} \cdot \frac{nV_o}{L_{Pa}} \cdot l \cdot dl \\ &= \frac{nV_o \cdot (3C_{P_{Sa}} + C_{P_{Sb}})}{2\Delta t} = \frac{nV_o C_{PS}}{\Delta t} \end{aligned} \quad (2.12)$$

式 (2.12) 中的 C_{PS} 为原副边的总寄生电容, 其值为 $C_{P_{Sa}}$ 和 $C_{P_{Sb}}$ 之和, 可以将 S_{b1} 与 S_{a2} 相连, 再将 P_1 与 P_2 、 S_{b2} 与 S_{a1} 短路, 再用 LCR 表或者阻抗分析仪测两个短路点之间的电容。




图 2.10 共模电流波形图

根据式 (2.12) 可知, 在死区时间内, 共模电流幅值为 $i_{CM_P_CTR}$, 波形图如图 2.10 所示, 对图中共模电流波形进行傅里叶分解, 可得:

$$i_{CM_CTR}(t) = \sum_{n=1,3,5,\dots}^{\infty} I_{CM_CTR_n} \cdot \sin\left(\frac{2n\pi}{T_s} \cdot t\right) \quad (2.13)$$

其中 T_s 为开关周期, $I_{CM_CTR_n}$ 为 n 次谐波的幅值, 其表达式为:

$$I_{CM_CTR_n} = \frac{4i_{CM_P_CTR} \cdot \sin\frac{\Delta t}{T_s} n\pi}{n\pi} \quad (2.14)$$

LISN 电阻上测得的 n 次谐波共模电压为:

$$V_{CM_CTR_n} = I_{CM_CTR_n} \cdot R_{LISN} \quad (2.15)$$

其共模噪声 (dB μ V) 为:

$$Q_{CTR_n} = 20 \log_{10}(V_{CM_CTR_n} \cdot 10^{-6}) \quad (2.16)$$

2.2.4 共模噪声测试

2.2.4.1 样机参数

为验证共模噪声模型, 本文采用文献[41]所设计的车载充电机样机, 对后级半桥 LLC 变换器进行测试, 其输入为 800V, 输出为 300-450V, 功率 1.1kW, 具体参数如表 2.1 所示, 样机如前文图 2.1 (b) 所示, 这里不再展示。

表 2.1 LLC 样机参数

输入电压	800V	谐振电感	20 μ H
输出电压	300V-450V	谐振电容	11nF
输出功率	1.1kW	变压器匝比	16: 16: 16
原边开关管	C2M0080120D	磁芯尺寸	PQ3230
副边整流管	C4D20120A	磁芯材质	DMR95

2.2.4.2 共模噪声测试

为测试所搭建样机的共模噪声, 我们搭建了如图 2.11 所示的测试环境, 其中 LISN 型号为 EMCIS LN2-16, EMI 分析仪为 EMCIS EA2000, EMI 接收机为 ROHDE&SCHWARZ ESPC。



图 2.11 测试环境搭建




图 2.12 测试关键波形图

由于 LISN 的输入电压限制,测试在 270V 输入的条件下进行,此时 $V_o = 135V$,经图 2.12 中的关键波形测得 $\Delta t = 200ns$,经精密阻抗分析仪 TH2839^[169]测得变压器原副边寄生电容 $C_{PS} \approx 126pF$ 。经测试得到的频谱与根据式 (2.15) 计算得到的预测频谱绘制在图 2.13 中,从噪声频谱包络来看,其与计算模型在 150kHz 至 5MHz 范围内基本相符,证明了分析的有效性。在更高频率范围内,共模噪声受其他寄生参数影响较大,包括电路中存在的寄生电感以及其他节点的寄生电容,在本论文中未予讨论。




图 2.13 共模噪声测试与预测频谱

2.3 非对称中心抽头整流半桥 LLC 电路

根据前一节的分析可知,针对采用中心抽头整流结构的半桥 LLC 变换器来说,由于副边噪声源与传导路径互相对称,所以位移电流互相抵消,因此共模噪声主要由原边噪声源决定。由第一章绪论可知,可以采用传统方法比如构造平衡惠斯通电桥和引入外部反相的噪声的方法来抑制半桥 LLC 电路的共模噪声,但都需要增加电感、电容等无源器件,不但增加了变换器的体积,而且共模噪声抵消效果受器件的参数匹配精度影响,而增加屏蔽层将引起额外损耗且影响原副边交错。

本章提出了一种非对称的中心抽头整流结构，仅通过调整变压器端子与整流二极管的连接方式，巧妙地构造出反相噪声源，实现副边噪声与原边噪声互相抵消。此方法在不增加任何元器件、不影响系统效率的前提下，实现了共模噪声的抑制。

2.3.1 电路拓扑及其共模模型

采用非对称中心抽头整流结构的半桥 LLC 变换器如图 2.14 所示，相比于图 2.2 中采用传统中心抽头整流的 LLC，所提出的拓扑仅将绕组 S_b 与二极管 D_2 调换位置，其余器件以及变压器结构保持不变。




图 2.14 采用非对称中心抽头整流结构的半桥 LLC 变换器




图 2.15 采用 ACTR 的半桥 LLC 电路关键波形

由于电路基础结构并未发生改变，所以电路模态基本与图 2.4 保持一致，此处仅画出电路关键波形，如图 2.15 所示，相比于采用 CTR 的 LLC，电路动点电压 v_b 与 v_a 保持同向跳动，不再互相抵消。由此可推导出简化的共模噪声等效模型如图 2.16 所示。




图 2.16 简化的共模噪声模型


2.3.2 共模噪声计算

根据图 2.16 可知，由于原边绕组 P 与副边绕组 S_a 并未改变连接方式，因此其共模噪声源未发生变化，同时由于变压器结构也未发生改变，因此寄生电容也保持不变，此时则有：

$$i_{CM_SA_ACTR} = i_{CM_SA_CTR} \quad (2.17)$$

$$i_{CM_P_ACTR} = i_{CM_P_CTR} \quad (2.18)$$

而噪声源 v_b 发生改变，因此需要重新计算由 v_b 引起的共模电流。以图 2.15 中的死区时间 t₃-t₄ 为例，由于 S_{b2} 接到输出母线，所以该点电位变化为 0，根据图 2.15 的波形图可知，S_{b1} 电位变化为 2V_o。

(a) 绕组 S_b 示意图

(b) 电位分布图

图 2.17 副边绕组 S_b 电位分布

如图 2.17 所示绘制出绕组 S_b 上的电位分布，绕组 S_b 上任意一点 x 的电位变化 $\Delta v_{Sb_ACTR}(l)$ 为：

$$\Delta v_{Sb_ACTR}(x) = -\frac{2V_o}{L_{Sb}} \cdot x + 2V_o \quad (2.19)$$

Δx 长度的副边绕组 S_b 相对原边绕组的层间寄生电容为 $\frac{C_{P_Sb}}{L_{Sb}} \cdot \Delta x$, 则该段副边绕组相对原边的位移电流 $\Delta i_{CM_Sb_CTR}(x)$ 为:

$$\Delta i_{CM_Sb_ACTR}(l) = \frac{C_{P_Sb}}{L_{Sb}} \cdot \Delta l \cdot \frac{\Delta v_{Sb_ACTR}(l)}{\Delta t} \quad (2.20)$$

对式(2.20)进行求和积分, 则可以得到副边绕组 S_b 到原边绕组的总位移电流 $i_{CM_Sb_CTR}$:

$$i_{CM_Sb_ACTR} = \int_0^{L_{Sb}} \frac{C_{P_Sb}}{L_{Sb} \cdot \Delta t} \left(-\frac{2V_o}{L_{Sb}} \cdot l + 2V_o \right) dl = \frac{C_{P_Sb} V_o}{\Delta t} \quad (2.21)$$

与式(2.6)相比, 在采用 ACTR 的 LLC 中, 由副边绕组 S_b 所产生的共模电流与采用 CTR 的 LLC 中的共模电流方向相反。因此, 由副边产生的总共模电流可由式(2.17)与式(2.21)相加得到:

$$i_{CM_S_ACTR} = i_{CM_Sa_ACTR} + i_{CM_Sb_ACTR} = \frac{(C_{P_Sa} + C_{P_Sb}) V_o}{\Delta t} = \frac{C_{PS} V_o}{\Delta t} \quad (2.22)$$

将式(2.18)与式(2.22)相减, 并取绝对值, 可得总的共模电流为:

$$i_{CM_ACTR} = |i_{CM_P_ACTR} - i_{CM_S_ACTR}| = \left| \frac{(n-1) C_{PS} V_o}{\Delta t} \right| \quad (2.23)$$

对共模电流波形进行傅里叶分解, 可得:

$$i_{CM_ACTR}(t) = \sum_{n=1,3,5\dots}^{\infty} I_{CM_ACTR_n} \cdot \sin\left(\frac{2n\pi}{T_S} \cdot t\right) \quad (2.24)$$

其中 $I_{CM_ACTR_n}$ 为 n 次谐波的幅值, 其表达式为:

$$I_{CM_ACTR_n} = \frac{4 i_{CM_ACTR} \sin \frac{\Delta t}{T_S} n \pi}{n \pi} \quad (2.25)$$

LISN 电阻上测得的 n 次谐波共模电压为:

$$V_{CM_ACTR_n} = I_{CM_ACTR_n} \cdot R_{LISN} \quad (2.26)$$

其共模噪声 (dB μ V) 为:

$$Q_{ACTR_n} = 20 \log_{10}(V_{CM_ACTR_n} \cdot 10^{-6}) \quad (2.27)$$

2.3.3 不同匝比抵消效果分析

由式(2.23)可知, 共模电流抵消效果与变压器匝比 n 有关。当 $n=1$ 时, 共模电流可以被完全抵消, 而当 n 不等于 1 时, 共模电流抵消效果被减弱, 将式(2.16)与式(2.27)相减, 可以得到降低的共模噪声 ΔQ 为:

$$\Delta Q = Q_{CTR_n} - Q_{ACTR_n} = 20 \log_{10} \left| \frac{n}{n-1} \right| \quad (2.28)$$

由图 2.18 可知, 当 $n>0.5$ 时, 采用 ACTR 可以降低共模噪声, 当 $n=1$ 时, 共模噪声可以被完全抵消, n 越接近 1, 共模抵消效果越好, 所以 ACTR 适用于本章所研究的车载充

电机中的半桥 LLC 电路中。




图 2.18 不同匝比共模噪声抵消效果分析

2.4 实验验证

为验证 ACTR 的共模噪声抑制效果，本节将对样机进行共模噪声测试，测试所用样机及测试环境均与前文图 2.1 (b) 及图 2.11 相同。

2.4.1 变压器变比 $n=1$

2.4.1.1 关键波形

图 2.19 展示了 800V 输入、不同开关频率条件下，采用 CTR 和 ACTR 的半桥 LLC 电路关键波形。其中红色为原边噪声源 v_p ，黄色为副边噪声源 v_a ，蓝色为副边噪声源 v_b ，绿色为谐振腔电流 i_{Lr} 。从图 2.19 (a) (c) 和 (e) 中可以看出，采用 CTR 时， v_a 和 v_b 互为反相，而根据图 2.19 (b) (d) 和 (f)，可知在采用 ACTR 时， v_a 和 v_b 为同相，且与原边噪声源 v_p 同相，符合前面的分析。







(a) CTR, $f_s < f_r$ (b) ACTR, $f_s < f_r$ (c) CTR, $f_s = f_r$ (d) ACTR, $f_s = f_r$ (e) CTR, $f_s > f_r$ (f) ACTR, $f_s > f_r$

图 2.19 采用 CTR 和 ACTR 的半桥 LLC 关键波形

2.4.1.2 共模噪声测试及对比

与前一节测试条件相同,在 270V 输入,不同工作频率的条件下,分别测试了采用 CTR 和 ACTR 的半桥 LLC 的共模噪声,结果如图 2.21 所示。在 150kHz 至 3MHz 频段,采用 ACTR 的半桥 LLC 相比于采用 CTR 的半桥 LLC,共模噪声均下降了 10dB μ V 及以上,在更高频率范围内,共模噪声也有一定程度的下降。由于本章只考虑了变压器的层间寄生电容和跳动源,并未考虑其他动点的寄生电容,因此共模噪声并未被完全抵消,而且变压器为手工绕线制作,无法保证层间寄生电容的分布均匀性,进一步影响了抵消效果。另外分析中假设 C_{P_Sa} 与 C_{P_Sb} 相等,但实际两个电容有几 pF 的区别,也会影响共模抵消效果。




图 2.20 不同开关频率下的共模噪声测试

2.4.1.3 插入损耗及效率测试

由于采用 ACTR 的半桥 LLC 仍未满足 EMI 标准 EN55022B，因此需要增加滤波器对噪声进行进一步抑制。需要降低的噪声（即插入损耗）为：

$$Q_{Inser} = Q_{CM} - Q_{Limit} + 3dB\mu V \quad (2.29)$$

根据式 (2.29) 可以绘制出如图 2.21 所示的插入损耗对比图。常见的单级 LC 和两级 LCLC 共模滤波器分别能够提供 40dB/dec 和 80dB/dec 的插入损耗。由此可知若采用单级 LC 滤波器，则 CTR 和 ACTR 的截止频率分别为 13kHz 和 27kHz，若采用两级 LCLC 滤波器，则 CTR 和 ACTR 的截止频率分别为 65kHz 和 95kHz。假设共模电感和 Y 电容的体积与其感值和容值成正比^[14]，则采用单级滤波器，ACTR 可以将滤波器体积减少 51.9%，若采用两级滤波器，则可以减少 31.6%。




图 2.21 采用 CTR 和 ACTR 的半桥 LLC 插入损耗对比




图 2.22 效率曲线

在 400V 额定输出电压下，分别测试了采用 CTR 和 ACTR 的半桥 LLC 的效率如图 2.22 所示，在采用 ACTR 后，效率相比采用 CTR 并未下降。

2.4.2 变压器变比 $n=2$

由于 ACTR 的抵消效果与变压器变比 n 相关，接下来对 $n=2$ 的情况下的波形与共模噪声进行测试，此时变压器变比为 32:16:16。

2.4.2.1 关键波形

图 2.24 展示了在 $n=2$ 时，800V 输入、不同开关频率条件下，采用 CTR 和 ACTR 的半桥 LLC 电路关键波形。其中红色为原边噪声源 v_p ，黄色为副边噪声源 v_a ，蓝色为副边噪声源 v_b ，绿色为谐振腔电流 i_{Lr} 。从图 2.23 (a) (c) 和 (e) 中可以看出，采用 CTR 时， v_a 和 v_b 互为反相，而根据图 2.23 (b) (d) 和 (f)，可知在采用 ACTR 时， v_a 和 v_b 为同相，且与原边噪声源 v_p 同相，符合前面的分析。




图 2.23 采用 CTR 和 ACTR 的半桥 LLC 关键波形

2.4.2.2 共模噪声测试

在 270V 输入，不同工作频率的条件下，分别测试了 $n=2$ 时采用 CTR 和 ACTR 的半桥 LLC 的共模噪声，结果如图 2.24 所示。根据式 (2.28)， $n=2$ 时，抑制的共模噪声理论值为：

$$\Delta Q_{n=2} = 20 \log_{10} \left| \frac{2}{2-1} \right| \approx 6 \text{dB}\mu\text{V} \quad (2.30)$$

从图 2.24 可以看出，在基波与三次谐波处，相比于采用 CTR 的半桥 LLC，采用 ACTR 后，共模噪声下降了 4-5dB μ V，基本符合式 (2.30) 的理论分析。




图 2.24 不同开关频率下的共模噪声测试

2.5 采用 ACTR 的拓扑拓展

本章所提出的 ACTR 结构不仅可以用于半桥 LLC 变换器，还可以用于采用半桥输入电容和采用半桥谐振电容的半桥 LLC 变换器，其拓扑结构分别如图 2.25(a)和图 2.25(b)所示。




图 2.25 采用 ACTR 的各种半桥 LLC 拓扑

此外, 由于 ACTR 是针对变压器路径抑制共模噪声, 该结构还可以拓展用于半桥的 PWM 变换器, 如图 2.26 所示。




图 2.26 采用 ACTR 的半桥 PWM 变换器

2.6 本章小结

在高效率高功率密度车载充电机应用场合中, 半桥 LLC 谐振电路由于其电路结构简单以及全范围良好的软开关特性得到广泛应用。然而随着开关频率的提升, 电路中高频电压跳动点的 dv/dt 变得更高, 导致共模噪声更恶劣; 此外, 在高频下变压器原副边绕组耦合更为紧密, 导致层间寄生电容增加, 为共模噪声提供了低阻抗的传导路径, 进一步提高了共模噪声的幅值, 使滤波器体积增加, 阻碍了整机功率密度的提升。

针对上述问题, 本章首先对半桥 LLC 变换器建立开关共模噪声等效模型, 在此基础上提出了适用于半桥谐振变换器的非对称中心抽头整流结构, 在不增加额外器件, 不影响电路效率的前提下, 通过调整副边绕组端子与整流二极管的连接方式来构造原副边噪声抵消的结构, 实现共模噪声的抑制, 并建立数学模型, 从理论推导噪声抵消效果与变压器变比的关系。

最后, 采用所提出的非对称中心抽头结构, 搭建了一台 800V 输入、300V-450V 输出的半桥 LLC 样机进行实验验证。相比于采用传统中心抽头整流结构, 所提出的整流结构在不增加任何成本的情况下, 能够使共模噪声下降 10dB μ V 以上, 同时效率基本不变, 达到了 98.5%。相应地, 单级和两级共模滤波器的体积分别减少 51.9%和 31.6%, 提升了变换器的功率密度。

第三章 元胞化 RDCX 调压电路开关噪声的 PCB 绕组自屏蔽抑制技术

3.1 引言

为了缩短电动汽车的充电时间，解决用户的充电焦虑，就要求车载充电机有更高的充电功率。但电动汽车本身的空间和散热能力有限，故而市场开始对车载充电机的功率密度和效率提出了更高的要求。


利用元胞化概念，文献[36]和[42]搭建了如图 3.1 (a) 所示的高效率高功率密度的两级车载充电机。其中前级采用模块化感性开关网络 (Modular Inductive Switching Module, MISN) PFC，如图 3.1 (b) 所示，电路通过采用多电平结构减小电感体积，同时采用低 NFoM 的低压器件，降低开关器件损耗，其峰值效率超过 99%，功率密度达到 $225\text{W}/\text{in}^3$ [42]。后级采用绪论中提到的元胞化 RDCX 电路[36]，如图 3.1 (c) 所示，电路由 MHz 元胞化 CLLC DCX 和多电平 PWM 调压电路组成，与传统调频工作的 LLC 等谐振电路相比，RDCX 能在实现宽输出电压范围的同时保持高效率，样机满载峰值效率达到 98%，功率密度达到 $900\text{W}/\text{in}^3$ 。两级电路的主功率部分密度接近 $200\text{W}/\text{in}^3$ ，峰值效率接近 97.5%。虽然该车载充电机样机的主功率部分的密度指标已经较高，但其并未将 EMI 滤波器考虑在内，若要得到最终的功率密度，还需要对其 EMI 特性进行评估。本章针对后级元胞化 RDCX 的共模噪声进行研究。

对于后级的元胞化 RDCX 电路来说，由于其为准两级结构，因此电路的共模噪声源既包括工作在 MHz 频率下的 DCX 中的高频电压跳动点，也包含工作在百 kHz 下的调压电路中的电压跳动点，其共模噪声模型比较复杂。另外，由于滤波器转折频率将由更低开关频率的调压电路产生的低频噪声决定，导致滤波器体积大，阻碍了整体功率密度的提升。


针对上述问题，本章将分析图 3.1 (c) 中的元胞化 RDCX 共模噪声，针对调压电路产生的低频噪声进行建模，基于推导得到的等效电路建立了共模噪声的计算模型，并通过实验验证了模型的准确性；在此基础上，针对元胞化 RDCX 低频共模噪声严重的问题，提出了一种完全屏蔽的绕组结构，通过改变绕组排布方式，利用绕组的屏蔽特性抑制由调压电路引起的低频噪声，在保持电路高效率的同时，极大的缩减了滤波器体积，提高样机整体功率密度。



(a) 样机图片



(b) MISN PFC 电路拓扑



(c) 元胞化 RDCX 电路拓扑

图 3.1 采用低 NFoM 器件的元胞化两级车载充电机

3.2 元胞化 RDCX 共模噪声模型

3.2.1 元胞化 RDCX 工作原理

本节将首先对 RDCX 电路的工作原理进行简单介绍，并分析其工作模态，进而定位出共模噪声源。

图 3.1 (c) 所示的元胞化 RDCX 电路主要由用作 DCX 的元胞化 CLLC 串并联谐振电路以及用作调压电路的多电平级联 Buck 电路组成。元胞化 CLLC DCX 由图 3.2 所示的逆变元胞 (Inverter Cell, Inv. Cell) 和整流元胞 (Rectifier Cell, Rec. Cell) 组成，每个逆变元胞包括输入电容 C_{in} ，半桥开关管桥臂 Q_1 与 Q_2 ，半桥谐振电容桥臂 C_{rH} 与 C_{rL} 、变压器绕组及其漏感 L_k ，其中每个元胞的绕组匝数均为一匝且耦合在同一个变压器上。整流元胞与逆变元胞镜像对称。




图 3.2 CLLC 元胞电路基本单元

原边由 10 个逆变元胞串联承担输入电压 V_{in} ；副边包括主要副边 S_M 和辅助副边 S_A ，主要副边 S_M 由 6 个整流元胞串联组成，辅助副边 S_A 同样包括 6 个整流元胞，其输出分别连接到 6 个半桥级联 Buck 电路的母线。最后将主要副边的输出 V_M 和级联 Buck 电路的输出 V_B 串联，得到整机的输出电压。

由于元胞化 CLLC DCX 工作在固定谐振频率和占空比下，其输入电压和输出电压比值固定，不可调整，因此 V_M 和 $V_{A1}-V_{A6}$ 由输入电压 V_{in} 决定。输出电压主要靠级联 Buck 的输出电压 V_B 调整。

3.2.1.1 CLLC DCX 模态分析

由于所有元胞均由相同信号控制并同步工作，因此同一类元胞工作状态相同，所以此处仅以原边、主要副边以及辅助副边各一个元胞来简单分析 CLLC DCX 的工作模态，电路拓扑如图 3.3 所示，关键波形如图 3.4 所示。




图 3.3 CLLC DCX 简化拓扑





图 3.4 CLLC DCX 关键波形

模式 1 (t_0 - t_1): t_0 时刻, v_{gs_u} 置高, 原边桥臂上管 Q_1 , 主要副边桥臂上管 SR_{M1} , 辅助副边桥臂上管 SR_{A1} 导通, 此模式的等效电路如图 3.5 (a) 所示。此时各个元胞变压器漏感 L_k 与谐振电容 C_{rH} 和 C_{rL} 谐振, 谐振腔电流 i_p 、 i_{SM} 和 i_{SA} 以正弦变化, 由于辅助副边经 Buck 电路降压, 因此功率小于主要副边, 谐振腔电流 i_{SA} 小于主要副边谐振腔电流 i_{SM} 。此时 L_r 与 C_r 处于谐振状态, 由于电路工作在谐振点, 其两端电压几乎为 0, 所以此时励磁电感 L_m 上的电压为 $V_{in}/2$, 励磁电流 i_{Lm} 线性上升。由于电路工作在谐振点, 而且每个元胞绕组均为 1 匝且耦合在变压器上, 所以 v_p 、 v_{SM} 、 v_{SA} 的幅值相同, 每个逆变元胞的输入电压和整流元胞的输出电压也相同。


模态 2 (t_1 - t_2): 半个谐振周期 ($T_r/2$) 后的 t_1 时刻, v_{gs_u} 置低, 原边桥臂上管 Q_1 , 主要副边桥臂上管 SR_{M1} , 辅助副边桥臂上管 SR_{A1} 均关断, v_{gs_u} 置低保持在低电平, 原边桥臂下管 Q_2 , 主要副边桥臂下管 SR_{M2} , 辅助副边桥臂下管 SR_{A2} 保持关断状态。此模态的等效电路如图 3.5 (b) 所示。此时变压器不再向副边传递能量, 励磁电感 L_m 、谐振电感 L_r 与谐振电容 C_r 开始谐振, 励磁电流 i_{Lm} 开始对 Q_1 、 SR_{M1} 以及的 SR_{A1} 结电容充电, 对 Q_2 、 SR_{M2} 以及 SR_{A2} 的结电容放电。由于 L_m 远大于 L_k , 因此谐振周期远大于充放电时间, 可视励磁电流 i_{Lm} 为恒定值。当 Q_2 、 SR_{M2} 以及 SR_{A2} 的结电容放电至 0 后, 相应开关管的反并联二极管导通, 源-漏极电压被箝位在 0V。

模态 3 (t_2 - t_3): t_2 时刻, v_{gs_d} 置高, 原边桥臂下管 Q_2 , 主要副边桥臂下管 SR_{M2} , 辅助副边桥臂下管 SR_{A2} 实现零电压开通。该模态与模态 1 互补, 不再赘述。

模态 4 (t_3 - t_4): t_3 时刻, v_{gs_d} 置低, 原边桥臂下管 Q_2 , 主要副边桥臂下管 SR_{M2} , 辅助副边桥臂下管 SR_{A2} 关断。该模态与模态 2 互补, 不再赘述。



(a) 模态 1 (t_0 - t_1)




(b) 模态 2 (t_1 - t_2)

图 3.5 CLLC DCX 各阶段模态图

3.2.1.2 半桥级联 Buck 模态分析

调压电路采用如图 3.6 (a) 所示的级联 Buck 多电平电路, 该电路由 6 个半桥级联组成, 每个半桥的输入与图 3.1 中 CLLC DCX 的辅助副边输出 V_{A1} - V_{A6} 相连。采用此电路不但可以降低电感伏秒, 减小体积, 而且由于每个半桥的输入电压均连接在整流元胞输出上, 可以实现自然均压, 电路仅通过 PWM 载波移相和共同占空比控制即可工作。由于图 3.6 (a) 中的 6 单元级联 Buck 电路工作模态较多, 故本章以图 3.6 (b) 所示的两单元级联 Buck 电路为例, 简单分析电路模态, 类似的分析方法可以推广至更多单元级联的电路。



(a) 6 单元级联 Buck

(b) 2 单元级联 Buck

图 3.6 多电平级联 Buck 电路拓扑

图 3.6 (b) 所示的 2 单元级联 Buck 电路中, C_o 代表 CLLC DCX 辅助副边整流元胞的输出电容, 即每个级联 Buck 半桥的输入电容, V_{A1} 和 V_{A2} 为其电压且电压值相等, 均为 V_A 。 v_{B1} 和 v_{B2} 分别为第一和第二个半桥的桥臂中点电压, v_{sw} 为电感 L_B 左侧电压, 其电压值为 v_{B1} 和 v_{B2} 之和, i_B 为电感电流, V_B 为输出电压, 其表达式为:

$$V_B = D \cdot (V_{A1} + V_{A2}) = 2D \cdot V_A \quad (3.1)$$

图 3.7 为其占空比 D 小于 0.5 时的关键波形, 在一个完整开关周期内可分为 4 个模态, 每个模态的等效电路如图 3.8 所示。由于开关管工作在硬开关状态下, 因此忽略开关管结电容, 简化模态分析过程。




图 3.7 两单元级联 Buck 电路关键波形

模态 1 (t_0 - t_1): t_0 时刻, v_{gs_S1u} 、 v_{gs_S2d} 为高电平, S_{1u} 、 S_{2d} 导通, S_{1d} 、 S_{2u} 关断, 此时电感左侧电压 v_{sw} 等于 V_A , 根据式 (3.1) 可知, 由于 D 小于 0.5, 所以 V_B 小于 V_A , 电感电流 i_B 上升。等效电路如图 3.8 (a) 所示。

模态 2 (t_1 - t_2): t_1 时刻, v_{gs_S1u} 置低, v_{gs_S1d} 置高, S_{1u} 关断, S_{1d} 导通, S_{2u} 与 S_{2d} 保持不变。此时电感左侧电压 v_{sw} 为 0, 电感电流在 V_B 的作用下开始下降。等效电路如图 3.8 (b) 所示。

模态 3 (t_2 - t_3): t_2 时刻, v_{gs_S2d} 置低, v_{gs_S2u} 置高, S_{2u} 导通, S_{2d} 关断, S_{1u} 与 S_{1d} 保持不变。此时电感左侧电压 v_{sw} 为 V_A , 与模态 1 类似, 电感电流 i_B 上升。等效电路如图 3.8 (c) 所示。

模态 4 (t_3 - t_4): t_3 时刻, v_{gs_S2u} 置低, v_{gs_S2d} 置高, S_{2u} 关断, S_{2d} 导通, S_{1u} 与 S_{1d} 保持不变。此时电感左侧电压 v_{sw} 为 0, 电感电流在 V_B 的作用下开始下降。等效电路如图 3.8 (d) 所示。直到 t_4 时刻, v_{gs_S1u} 置高, v_{gs_S1d} 置低, S_{1u} 导通, S_{1d} 关断, 一个开关周期结束。

在 D 大于等于 0.5 时, 模态分析方法与 D 小于 0.5 时类似, 此处不再赘述。




图 3.8 两单元级联 Buck 电路工作模式

3.2.2 共模噪声等效电路推导

根据前面对元胞化 RDCX 电路的模式分析可知，图 3.1 (c) 所示电路中高 dv/dt 的电压跳动源为 DCX 原边元胞的开关管桥臂中点电压 $v_{P1}-v_{P10}$ ，主要副边元胞的开关管桥臂中点电压 $v_{SM1}-v_{SM6}$ ，辅助副边元胞的开关管桥臂中点电压 $v_{SA1}-v_{SA6}$ ，以及调压电路级联 Buck 拓扑的半桥中点电压 $v_{B1}-v_{B6}$ 。对 DCX 中的共模噪声源来说，原副边绕组的层间寄生电容为主要通路。图 3.1 (c) 中的元胞化 RDCX 使用了两个磁芯，将所有元胞均匀的分配在两个磁芯上，其中一个变压器绕组结构如图 3.9 (a) 所示，原边绕组 P 与副边绕组 S_M 、 S_A 交错绕制，匝数均为一匝，每对相邻的原副边绕组间都存在层间寄生电容，图 3.9 (b) 以原边绕组 P_4 和辅助副边绕组 S_{M2} 为例，简单展示了层间寄生电容，该电容的容值由相邻绕

组的正对面积、层间距以及介质类型决定，一般为几十 pF 至上百 pF。对级联 Buck 电路的噪声源来说，由于其与辅助副边元胞相连，因此共模噪声源也会通过辅助副边绕组 S_A 与原边 P 的层间寄生电容在原副边之间引起位移电流。




图 3.9 RDCX 变压器结构示意图

在传导 EMI 测试的频率范围 (150kHz-30MHz) 内, 则图 3.1(c) 中的元胞输入电容 C_{in} , 输出电容 C_o , 谐振电容 C_{rH} 、 C_{rL} 以及级联 Buck 电路的输出电容 C_B 可以视为短路。由于变压器漏感 L_k 只有几个 nH, 其压降可以忽略, 因此可将其视为短路。由此可以得出共模噪声等效电路如图 3.10 所示。其中 C_{PG} 为原边元胞开关管桥臂中点对地的寄生电容, C_{PS} 为变压器原副边绕组层间寄生电容, R_{LISN} 为 LISN 的等效电阻。




图 3.10 元胞化 RDCX 共模等效电路

DCX 工作于 MHz 高频软开关状态，而 Buck 电路由于工作在硬开关，所以开关频率远低于 DCX，只有几十至上百 kHz。因此 V_{B1} - V_{B6} 引起的噪声处于频谱中的低频位置，由于滤波器设计主要取决于低频噪声，所以本章主要研究由级联 Buck 电路引起的共模噪声。根据叠加原理，DCX 噪声源 V_{P1} - V_{P10} 、 V_{SM1} - V_{SM6} 以及 V_{SA1} - V_{SA6} 均可以视作短路。此时相当于变压器绕组的两个端点被短接，层间寄生电容可以被进一步简化。仍然以原边绕组 P_4 和辅助副边绕组 S_{M2} 为例，如图 3.11 (a) 所示，当绕组两端被短接后，绕组上任意一点电位均相等，则绕组间的层间寄生电容实际为两个绕组构成的平板电容器，如图 3.11 (b) 所示，假设两个绕组的正对面积为 S ，PCB 层间距为 d ，板材的介电常数为 ϵ_r ，真空介电常数为 ϵ_0 ，则层间寄生电容为：

$$C_{PS} = \frac{\epsilon_0 \cdot \epsilon_r \cdot S}{d} \quad (3.2)$$




图 3.11 变压器层间寄生电容简化

将等效后的层间寄生电容应用到图 3.10 中的共模等效电路，可将其进一步简化为图 3.12 所示的等效电路。 C_{PSM1} - C_{PSM6} 为主动副边 S_{M1} - S_{M6} 分别相对原边的总层间寄生电容，假设每个相邻的原副边的层间寄生电容均为 C_{PS} ，则有：

$$C_{PSMi} = n_{PSMi} \cdot C_{PS} \quad (3.3)$$

其中 n_{PSMi} 为和主动副边 S_{Mi} 相邻的原边绕组层数，以图 3.9 中的 S_{M1} 为例，其与 P_1 和 P_2 相邻，则 n_{PSM1} 的值为 2。

类似地， C_{PSA1} - C_{PSA6} 为辅助副边 S_{A1} - S_{A6} 分别相对原边的总层间寄生电容，则有：

$$C_{PSAi} = n_{PSAi} \cdot C_{PS} \quad (3.4)$$

其中 n_{PSAi} 为和主动副边 S_{Ai} 相邻的原边绕组层数。




图 3.12 层间电容简化后的共模等效电路

图 3.12 所示的共模等效电路可进一步简化，其中 C_{PG} 、 C_{PSM1} - C_{PSM6} 、 C_{PSA6} 相互并联，可以相加并等效为同一个电容，而电感 L_B 被 v_{B1} - v_{B6} 短路，不影响共模噪声，因此可以忽略，此时噪声源 v_{B1} 没有通路，也可以忽略。简化后的共模等效电路如图 3.13 所示。 C_1 - C_6 的表达式为：

$$C_i = \begin{cases} C_{PSAi} & i = 1, 2, 3, 4, 5 \\ 10C_{PG} + C_{PSA6} + \sum_{j=1}^6 C_{PSMj} & i = 6 \end{cases} \quad (3.5)$$




图 3.13 简化后的元胞化 RDCX 共模等效电路

3.2.3 共模噪声预测

从前文推导的元胞化 RDCX 共模等效电路并不能直观地判断共模噪声的大小，这给滤波器设计带来困难，本节将根据图 3.13 所示的等效电路，从理论上计算元胞化 RDCX 的共模噪声频谱，并给出噪声大小与占空比的关系，找到噪声最恶劣点。

3.2.3.1 元胞化 RDCX 共模噪声频谱计算

根据叠加原理，当只考虑噪声源 v_{Bi} 时，图 3.13 中的等效电路可以被简化为如图 3.14 所示。其中 C_{ui} 和 C_{di} 的表达式分别为：

$$C_{ui} = \sum_{j=1}^{i-1} C_j \quad i = 2, 3, 4, 5, 6 \quad (3.6)$$

$$C_{di} = \sum_{j=i}^6 C_j \quad i = 2, 3, 4, 5, 6 \quad (3.7)$$




图 3.14 只考虑 v_{Bi} 时的共模噪声等效电路





图 3.15 对 v_{Bi} 应用互易定理后的等效电路

根据互易定理，单个电压源在电路网络中任意支路产生的电流响应等于将该电压源放置在电流响应分支中时，在原电压源分支产生的电流响应。若将图 3.14 中的电压源 v_{Bi} 移动到 R_{LISN} 支路上，则产生的共模电流如图 3.15 所示。此时有：

$$i_{CMi} = k_i \cdot i_{Ci} \quad i = 2, 3, 4, 5, 6 \quad (3.8)$$

$$k_i = \frac{C_{ui}}{C_{ui} + C_{di}} = \frac{\sum_{j=1}^{i-1} C_j}{\sum_{j=1}^6 C_j} \quad i = 2, 3, 4, 5, 6 \quad (3.9)$$

将图 3.15 中的 C_{ui} 与 C_{di} 相加，可将电路进一步简化为图 3.16 (a) 所示的电路，再根据式 (3.8) 中 i_{CMi} 与 i_{Ci} 的关系，根据电路的叠加性，可将电压源 v_{Bi} 缩小 k_i 倍，相应地，流经 R_{LISN} 上的电流也减小 k_i 倍，即 $i_{CMi} = k_i \cdot i_{Ci}$ 。



(a) 基于互易定理的简化电路

(b) 基于叠加定理的等效电路

图 3.16 简化后的等效电路

至此，每个噪声源 v_{Bi} 产生的共模电流可以根据图 3.16 (b) 求得，再应用叠加定理，可以得到统一后的共模噪声模型如图 3.17 所示。其中 k_i 可根据式 (3.9) 求得， C_T 的表达式为：

$$C_T = C_{ui} + C_{di} = \sum_{j=1}^6 C_j \quad (3.10)$$




图 3.17 统一的共模噪声等效模型

根据前文对级联 Buck 电路的模态分析，可以得知 $v_{B2}-v_{B6}$ 近似等效为占空比 D 的方波，且互相移相 $\pi/3$ ，则 v_{Bi} 的表达式为：

$$v_{Bi}(t) = \begin{cases} V_A & \frac{i-1}{6}T_s \leq t \leq \left(D + \frac{i-1}{6}\right)T_s \\ 0 & \left(D + \frac{i-1}{6}\right)T_s < t \leq \frac{i+5}{6}T_s \end{cases} \quad (3.11)$$

其中 T_s 为调压电路的开关周期, V_A 为每个级联模块的输入电压, 对式 (3.11) 进行傅里叶变换, 可得:

$$v_{Bi}(t, D) = D \cdot V_A + \sum_{n=1}^{+\infty} M \cdot \cos\left(\frac{2n\pi}{T_s}t - \theta_i\right) \quad (3.12)$$

M 和 θ_i 分别为 n 次谐波的幅值和相位角, 其表达式为:

$$M = \frac{2V_A \cdot \sin n\pi D}{n\pi} \quad (3.13)$$

$$\theta_i = \frac{(i-1)n\pi}{3} \quad (3.14)$$

则总等效噪声源在 n 次谐波的表达式为:

$$v_B(t, D, n) = \sum_{i=2}^6 k_i \cdot M \cdot \cos\left(\frac{2n\pi}{T_s}t - \theta_i\right) \quad (3.15)$$

根据基尔霍夫电压定律 (KVL), R_{LISN} 上的 n 次谐波共模电压幅值为:

$$V_{CM}(D, n) = V_B(D, n) \cdot \frac{R_{LISN}}{\sqrt{R_{LISN}^2 + Z_{CT}^2}} \quad (3.16)$$

其中 $V_B(D, n)$ 为式 3.15 中 $v_B(t, D, n)$ 的幅值, 其表达式为:

$$V_B(D, n) = |M| \sqrt{\left(\sum_{i=2}^6 k_i \cdot \cos \theta_i\right)^2 + \left(\sum_{i=2}^6 k_i \cdot \sin \theta_i\right)^2} \quad (3.17)$$

Z_{CT} 为电容 C_T 的容抗, 其表达式为:

$$Z_{CT} = \frac{1}{\frac{2n\pi}{T_s} C_T} \quad (3.18)$$

结合式 (3.13) 以及式 (3.16) 和式 (3.17) 即可求得 n 次谐波处的共模电压为:

$$V_{CM}(D, n) = \frac{2V_A |\sin n\pi D| R_{LISN}}{n\pi \sqrt{R_{LISN}^2 + \left(\frac{T_s}{2n\pi C_T}\right)^2}} \sqrt{\left(\sum_{i=2}^6 k_i \cos \frac{(i-1)n\pi}{3}\right)^2 + \left(\sum_{i=2}^6 k_i \sin \frac{(i-1)n\pi}{3}\right)^2} \quad (3.19)$$

将式 (3.19) 转换为 $\text{dB}\mu\text{V}$ 后, 其表达式为:

$$Q(D, n) = 20 \log_{10}[V_{CM}(D, n) \cdot 10^{-6}] \quad (3.20)$$

3.2.3.2 最大噪声点预测

为预测共模噪声频谱, 需要提取变压器的层间寄生电容, 根据式 (3.2) 可以计算相邻层之间的层间电容, 由于 PCB 板材加工导致各层间距不同, 经计算可得层间寄生电容为 119.5pF 或 219.8pF 。经精密阻抗分析仪 TH2839^[169]测试, 空间寄生电容 C_{PG} 约为 6.2pF , 根据式 (3.5) 可得出表 3.1 中 C_1 - C_6 的值。

表 3.1 层间寄生电容提取

C ₁	339.7pF	C ₂	229.8pF
C ₃	229.8pF	C ₄	339.7pF
C ₅	229.8pF	C ₆	1.88nF

结合表 3.1，根据式 (3.20) 可以求得不同占空比 D 条件下，各个谐波频率下的共模噪声，并绘制于图 3.18 中。由于级联 Buck 电路工作在 120kHz 频率下，且传导共模噪声测试起点为 150kHz，因此测到的共模电压最低频率为 2 倍频，即 240kHz 处。由于滤波器的截止频率主要取决于低频噪声，故本节探讨 2 倍频条件下，共模噪声与占空比 D 的关系。




图 3.18 不同占空比情况下的共模噪声

将 $n=2$ 代入式 (3.19)，可得：

$$V_{CM}(D)|_{n=2} = \frac{2V_A |\sin 2\pi D| R_{LISN}}{2\pi \sqrt{R_{LISN}^2 + \left(\frac{T_S}{4\pi C_T}\right)^2}} \sqrt{\left(\sum_{i=2}^6 k_i \cos \frac{2(i-1)\pi}{3}\right)^2 + \left(\sum_{i=2}^6 k_i \sin \frac{2(i-1)\pi}{3}\right)^2} \quad (3.21)$$

将式 (3.21) 简化后，可得：

$$V_{CM}(D)|_{n=2} = K \cdot |\sin 2\pi D| \quad (3.22)$$

其中， K 是一个与占空比 D 无关的常数，其值为：

$$K = \frac{2V_A R_{LISN}}{2\pi \sqrt{R_{LISN}^2 + \left(\frac{T_S}{4\pi C_T}\right)^2}} \sqrt{\left(\sum_{i=2}^6 k_i \cos \frac{2(i-1)\pi}{3}\right)^2 + \left(\sum_{i=2}^6 k_i \sin \frac{2(i-1)\pi}{3}\right)^2} \quad (3.23)$$

根据式 (3.22)，可以得出不同占空比条件下的 2 次谐波处的共模电压，如图 3.19 所示，在占空比为 0.25 和 0.75 时，共模电压幅值最高，在占空比为 0、0.5 和 1 时，共模电

压最低。因此，理论上只需计算占空比 0.25 或 0.75 时的共模电压，即可进行滤波器转折频率的设计。




图 3.19 不同占空比下的 2 次谐波共模电压

3.2.4 实验验证与讨论

3.2.4.1 样机参数

为验证共模噪声模型，本文设计了一台输入 400V，输出 250-450V，功率 2.3kW 的元胞化 RDCX 实验样机^[36]，参数如表 3.2 所示，样机如图 3.20 所示。

表 3.2 元胞化 RDCX 样机参数

输入电压	400V	DCX 工作频率	1MHz
输出电压	250V-450V	Buck 工作频率	120kHz
输出功率	2.3kW	元胞输入输出电容	3.3μF
谐振电感	~3nH	Buck 输出电容	2.2μF
谐振电容	4.9μF*2	Buck 电感	XGL5020-332*2
励磁电感	1.6μH	变压器磁芯材质	DMR51W
原边&副边& 调压电路开关管	BSZ037N06LS5	变压器匝比	10:6:6 (每个元胞 1 匝)




图 3.20 元胞化 RDCX 样机图

3.2.4.2 波形测试

图 3.21 给出了不同占空比下级联 Buck 电路的关键波形，从图 3.21 (b) 和 (d) 中可以看出， v_{B1} 基本不引起共模电流，但由于空间电容的存在，仍会有微小的电流流过 LISN 电阻。而由 v_{B2} - v_{B6} 引起的共模电流越来越大，根据式 (3.8) 和式 (3.9) 以及图 3.15 可知，越靠后的半桥模块，其 C_{ui} 越大， C_{di} 越小，即共模电流所在的支路阻抗越小，从而导致共模电流增大。





(a) 电感电流波形 $D=0.25$ (b) LISN 电流波形 $D=0.25$ (c) 电感电流波形 $D=0.625$ (d) LISN 电流波形 $D=0.625$

图 3.21 级联 Buck 电路测试波形

3.2.4.3 共模噪声测试

为测试所搭建样机的共模噪声，我们搭建了如图 3.22 所示的测试环境，其中 LISN 型号为敏业科技 MYEMC MYL16AA，EMI 接收机为罗德与施瓦茨 ROHDE&SCHWARZ ESRP，所有测试均在屏蔽室内进行。




图 3.22 共模噪声测试环境

在不同占空比条件下，经测试得到的频谱与根据式 (3.20) 计算得到的预测频谱绘制在图 3.23 中，从噪声频谱包络来看，其与计算模型在 150kHz 至 2MHz 范围内基本相符，证明了分析的有效性，能够为滤波器设计提供充分的支持。在更高频率范围内，共模噪声受其他寄生参数影响较大，包括电路中存在的寄生电感以及其他节点的寄生电容，在本论文中未予讨论；另一方面，由于分析将共模噪声源看作理想方波，而实际上电压源为边缘很陡的梯形波，这也会使高频段预测出现一定偏差。另外，图中的预测频谱只包含由级联 Buck 电路引起的噪声，而由 DCX 引起的 MHz 的倍频频谱，比如 1MHz 和 3MHz 并未被包含在内。

由图 3.19 可知，在 2 倍频处，占空比 D 等于 0.25 时共模噪声最大，理论上，其相对占空比为 0.625 高出的噪声为：

$$\Delta Q_{n=2} = V_{CM}(0.25)|_{n=2} - V_{CM}(0.625)|_{n=2} \approx 3dB_{\mu V} \quad (3.24)$$

从图 3.23 (a) 可以读出在 2 倍频处，占空比为 0.25 时，共模噪声为 117dB μ V；当占空比为 0.625 时，从图 3.23 (c) 可以读出共模噪声为 113dB μ V，相差 4dB μ V，基本与式 (3.24) 相符。

同理，由图 3.19 可知，占空比为 0.625 和 0.875 时，2 倍频处的共模噪声幅值应相等，而从图 3.23 (c) 和图 3.23 (d) 的测试结果来看，两者噪声均为 113dB μ V，与理论相符。

当占空比 D 等于 0.5 时，所有噪声源均为占空比 50% 的方波，不包含偶次谐波，因此噪声频谱中也不包含偶次谐波，与图 3.23 (b) 相符。





(a) 共模噪声测试 $D=0.25$ (b) 共模噪声测试 $D=0.5$ (c) 共模噪声测试 $D=0.625$ (d) 共模噪声测试 $D=0.875$

图 3.23 元胞化 RDCX 共模噪声测试

3.3 元胞化 RDCX 低频共模噪声的 PCB 绕组自屏蔽抑制

根据前文分析可知, 作为调压电路的级联 Buck 产生的共模电流由开关管动作引起, 并通过辅助副边绕组 S_A 与原边绕组 P 之间的层间寄生电容传导。若要降低共模噪声, 一种办法是消除噪声源, 另一种则是阻断噪声传播路径。共模噪声源主要由开关管动作引起桥臂中点电位高频跳动, 是电路的固有性质, 对于半桥电路来说难以从根本上消除。而阻断传播路径可以采用添加屏蔽层等方式, 降低层间寄生电容, 但屏蔽层会增加额外损耗, 而且增加了变压器绕组的加工难度。本节在前文提出的元胞化 RDCX 共模噪声等效模型基础上, 提出了一种完全屏蔽的绕组结构, 利用绕组自身的屏蔽特性, 通过重新排布绕组结构, 在抑制调压电路共模噪声的同时, 提高了电路在低压输出时的效率。

3.3.1 基于 PCB 绕组的自屏蔽技术简介

3.3.1.1 屏蔽技术原理

首先分析调压电路产生共模噪声的原理，以噪声源 v_{B2} 为例，结合图 3.9 中的变压器结构，以及图 3.14 中的共模等效模型，可以得出共模噪声源 v_{B2} 的等效电路图。如图 3.24 所示， v_{B2} 引起的共模电流经 S_{A1} 与 P_1 的层间寄生电容传到原边，根据图 3.11 可知此时变压器端口相当于短路，层间寄生电容实际为绕组构成的平板电容器。




图 3.24 共模噪声源 v_{B2} 等效电路图

图 3.25 画出了噪声源 v_{B2} 从 0 至 V_A 的跳变过程中，绕组 P_1 和 S_{A1} 的电位变化。如图 3.25 (a) 所示，以 P_1 一个端点为原点，沿绕组绕制方向为 x 轴，以电位变化为 y 轴建立坐标系。由于变压器等效于被短路，所以绕组上各点电位相同，则 S_{A1} 上的电位均为 V_A ；而在传导 EMI 测试的频率范围内， R_{LISN} 的阻抗远小于 C_{u2} 与 C_{d2} 的阻抗，因此可近似认为绕组 P_1 电位变化为 0，由此可得到图 3.25 (b) 所示的电位分布图，此时共模电流 i_{CM2} 由副边流向原边。




图 3.25 绕组电位分布图

若要阻断共模电流的传播，只需使 P_1 和 S_{A1} 不再相邻，具体可以在 P_1 与 S_{A1} 之间插入一层接副边地的屏蔽层 S_{SH} ，如图 3.26 (a) 所示，由于采用平面变压器，绕组被集成在 PCB 中，一致性较好，绕组面积几乎完全正对，因此 S_{A1} 的电场不会穿过 S_{SH} ， S_{A1} 与 P_1 之间几

乎不存在寄生电容, 此时位移电流 i_{dis} 在副边环流, 不影响共模噪声。而新插入的 S_{SH} 层由于接在副边地, 且绕组相当于被短路, 绕组上所有点的电位变化均为 0, 因此与 P_1 之间没有位移电流, 也不影响共模噪声。




图 3.26 屏蔽原理图

3.3.1.2 基于绕组重排布的 PCB 绕组自屏蔽

加入屏蔽层可以阻断共模噪声的传播, 但屏蔽层会产生额外损耗。本章提出一种一种完全屏蔽的绕组结构, 通过改变绕组排布方式, 形成自动屏蔽的效果。根据前文分析可知, 绕组具有屏蔽特性, 而在元胞化 RDCX 电路中, 若要使原边绕组 P 和辅助副边绕组 S_A 不再相邻, 除了插入屏蔽层外, 还有主动副边 S_M 可以承担屏蔽的作用。根据图 3.10 所示的元胞化 RDCX 共模等效电路可知, S_M 等效于连接到副边地, 完全符合屏蔽层的要求。通过调整图 3.9 (a) 中的绕组排布顺序, 利用 S_M 屏蔽绕组 S_A , 可以得到图 3.27 中的绕组排布结构, 可以发现由于绕组 S_M 的数量限制, 无法屏蔽所有绕组 S_A , 并且调整绕组顺序后, 原副边交错情况变差。






图 3.27 调整绕组排布后的结构

为实现完全屏蔽并改善绕组交错情况, 本文提出了一种如图 3.28 (a) 所示的绕组单元, 采用 P-S_M-S_A-S_M-P 的排布结构, 在实现屏蔽作用的同时, 优化原副边绕组交错情况, 与图 3.27 相比, 既能降低共模噪声, 又降低了绕组损耗。以图 3.28 (a) 所示的绕组结构为基本单元, 按绕组匝数确定所需要的单元数, 并将额外的 S_M 绕组并联, 可得出元胞化 RDCX 其中一个磁芯的绕组结构如图 3.28 (b) 所示。



(a) 屏蔽且交错的绕组单元



(b) 绕组结构

图 3.28 原副边屏蔽且交错的排布方案

3.3.2 采用自屏蔽后的共模噪声预测

在采用自屏蔽后, 理论上 P 与 S_A 的层间寄生电容被完全屏蔽, 但实际上, 绕组并非完全闭合, P 与 S_A 通过 S_M 未闭合的区域, 形成一定寄生电容^[170], 本节将首先对寄生电容进行分析提取, 然后根据共模噪声模型, 从理论上预测采用自屏蔽技术后共模噪声的降低效果。

3.3.2.1 层间电容分析

如图 3.29 所示, P₁ 和 P₂、S_{M1} 和 S_{M2}、S_{A1} 和 S_{A2} 分别是原边绕组 P, 主要副边绕组 S_M 和辅助副边绕组 S_A 的端子。由于每个绕组的两个端子不短接, 所以 S_M 无法完全屏蔽 P 和 S_A 之间的层间寄生电容。假设图 3.29 中 S_M 未闭合处, 即阴影部分的面积为 S, P 与 S_A 的间距为 d 且均被板材填充, 板材的介电常数为 ϵ_r , 真空介电常数为 ϵ_0 , 则层间寄生电容仍可按照式 (3.2) 计算。




图 3.29 绕组 P 与 SA 的寄生电容示意图

由于电路拓扑并未改变，因此采用自屏蔽技术后的共模等效电路与图 3.10 相同，共模噪声仍可采用式 (3.19) 和式 (3.20) 中的方法计算。但由于变压器绕组结构的重新排布，等效寄生电容需要重新提取，表 3.3 给出了采用自屏蔽技术后 C₁-C₆ 的估算值。

表 3.3 层间寄生电容计算

C ₁	~2pF	C ₂	~4pF
C ₃	~4pF	C ₄	~2pF
C ₅	~4pF	C ₆	2.56nF

3.3.2.2 共模噪声预测

根据式 (3.19) 和式 (3.20)，并结合表 3.3，可以求得不同占空比条件下，采用自屏蔽技术的元胞化 RDCX 的共模噪声预测频谱。如图 3.30 所示，相比于未采用自屏蔽技术的元胞化 RDCX，采用自屏蔽后，共模噪声预计下降约 35dB μ V。





(a) 占空比 $D=0.25$ (b) 占空比 $D=0.5$ (c) 占空比 $D=0.625$ (d) 占空比 $D=0.875$

图 3.30 采用自屏蔽的元胞化 RDCX 共模噪声预测频谱

3.3.3 绕组损耗对比

由于自屏蔽改变了绕组排布方式,因此需要评估新绕组排布与原有结构相比的损耗变化,本节将从磁动势(Magnetomotive Force, MMF)方面进行对比评估。

绕组中电流的分布不均匀主要是由于绕组在高频电磁场作用下产生的涡流导致的。原、副边绕组通过电流时,作为磁场激励源的 MMF 和磁路的空间结构决定了绕组空间磁场的分布情况,根据安培环路定律,绕组所处空间位置的磁场强度与磁动势的大小成正比,绕组交错会使得原、副边绕组中电流所产生的磁动势相互抵消,从而减小绕组所处位置的交变磁场幅值,进而减小交变磁场产生的涡流,减小绕组损耗。

由于绕组的排布结构会影响 MMF 的分布,进而影响绕组所处空间磁场的大小,因此本小节分析采用自屏蔽后对 MMF 的影响。

假设原边 P，主要副边 S_M，辅助副边 S_A 的匝数分别为 N_P、N_{SM} 和 N_{SA}，调压电路占空比为 D，则根据前文分析，输入电压 V_{in} 与输出电压 V_o 的关系为：

$$V_o = \frac{V_{in}}{N_P} \cdot (N_{SM} + D \cdot N_{SA}) \quad (3.25)$$

假设输入功率等于输出功率，则输入电流 I_{in} 和输出电流 I_o 的关系为：

$$I_{in} = \frac{V_o \cdot I_o}{V_{in}} = I_o \cdot \frac{N_{SM} + D \cdot N_{SA}}{N_P} \quad (3.26)$$

则原边绕组、主要副边绕组和辅助副边绕组的电流关系为：

$$i_P : i_{SM} : i_{SA} = \frac{N_{SM} + D \cdot N_{SA}}{N_P} : 1 : D \quad (3.27)$$

当输出电压为 450V 时，占空比 D 为 0.85，根据式 (3.27) 可知，原边绕组、主要副边绕组和辅助副边绕组的电流比为 9: 8: 7；当输出电压为 240V 时，Buck 电路不工作，原边绕组、主要副边绕组和辅助副边绕组的电流比为 9: 15: 0。假设并联绕组均流，可以得出磁动势如图 3.31 所示。可以看出在输出电压 V_o 为 450V 时，采用自屏蔽后 MMF 峰值略微增加，绕组损耗会相应增加；在 240V 输出时，MMF 没有区别，但由于采用自屏蔽后有绕组并联分流，直流电阻减小，损耗降低。




图 3.31 采用和不采用自屏蔽的绕组 MMF

3.4 实验验证

3.4.1 样机参数

为验证自屏蔽技术的有效性，本文在前文所述的用于车载充电机的元胞化 RDCX 样机基础上，设计了一台采用自屏蔽技术的元胞化 RDCX 实验样机，该样机输入 400V，输出 250-450V，功率 2.3kW，其他参数如表 3.4 所示。样机如图 3.32 所示，由于采用自屏蔽技术后，PCB 由两块 8 层板叠板，变成两块 10 层板叠板，所以样机高度增加了 0.8mm。

表 3.4 采用自屏蔽技术的元胞化 RDCX 样机参数

输入电压	400V	DCX 工作频率	1MHz
输出电压	250V-450V	Buck 工作频率	120kHz
输出功率	2.3kW	元胞输入输出电容	3.3μF
谐振电感	~3.3nH	Buck 输出电容	2.2μF
谐振电容	4.4μF*2	Buck 电感	XGL5020-332*2
励磁电感	1.6μH	变压器磁芯材质	DMR51W
原边&副边& 调压电路开关管	BSZ037N06LS5	变压器匝比	10:6:6 (每个元胞 1 匝)





图 3.32 采用自屏蔽技术的元胞化 RDCX 样机图


3.4.2 波形测试

图 3.33 给出了不同占空比下采用自屏蔽技术的元胞化 RDCX 的关键波形，从图 3.33 (a) 可以看出，在经过绕组重排布之后，DCX 正常工作，各个 DCX 元胞均实现零电压开通 (ZVS) 且均压。图 3.33 (b) 和图 3.33 (c) 展示了级联 Buck 电路的电感电流和共模噪声源 VB1-VB3。


图 3.34 给出了不同占空比下，采用自屏蔽和未采用自屏蔽时，流经 LISN 电阻 R_{LISN} 的电流。从图中可以看出，在采用自屏蔽技术后，LISN 电流显著下降，共模噪声被抑制。



(a) DCX 开关管源-漏极电压波形




(b) 电感电流波形 D=0.25




(c) 电感电流波形 D=0.625


图 3.33 采用自屏蔽技术的元胞化 RDCX 关键波形




(a) 采用自屏蔽 D=0.25



(b) 未采用自屏蔽 D=0.25



(c) 采用自屏蔽 D=0.625




(d) 未采用自屏蔽 D=0.625


图 3.34 采用自屏蔽技术后级联 Buck 电路 LISN 电流波形

3.4.3 共模噪声测试


测试环境如图 3.22 所示，此处不再赘述。在不同占空比条件下，经测试得到的频谱与根据式 (3.20) 计算得到的预测频谱绘制在图 3.35 中，从噪声频谱包络来看，其与计算模型在 150kHz 至 3MHz 范围内的趋势基本相符，但幅值有一定误差，这是因为模型中只考虑了绕组层间电容，还有绕组通过磁芯的耦合电容等并未考虑在内。在更高频率范围内，共模噪声受其他寄生参数影响较大，包括电路中存在的寄生电感以及其他节点的寄生电容，在本论文中未予讨论；另一方面，由于分析将共模噪声源看作理想方波，而实际上电压源为边缘很陡的梯形波，这也会使高频段预测出现一定偏差。另外，图中的预测频谱只包含由级联 Buck 电路引起的噪声，而由 DCX 引起的 MHz 的频谱并未被包含在内。




(a) 共模噪声测试 $D=0.25$



(b) 共模噪声测试 $D=0.5$



(c) 共模噪声测试 $D=0.625$



(d) 共模噪声测试 $D=0.875$

图 3.35 采用自屏蔽技术的元胞化 RDCX 共模噪声测试

图 3.36 给出了采用和未采用自屏蔽的元胞化 RDCX 共模噪声对比, 可以看出在不同占空比条件下, 采用自屏蔽技术的元胞化 RDCX 的共模噪声在 20MHz 以内有明显的下降, 最高达到 40dB μ V 的降幅, 可以显著减小共模滤波器的体积, 提升样机的功率密度。在 20MHz 以上的频率区间, 共模噪声受其他寄生电容影响较大, 包括电路中存在的寄生电感以及其他节点的寄生电容, 在本论文中未予讨论。另外需要注意的是, 图中的包络线仅包括级联 Buck 产生的共模噪声, 由 DCX 产生的噪声频谱比如 1MHz 和 3MHz 并未被包含在内。





(a) 占空比 $D=0.25$ (b) 占空比 $D=0.5$ (c) 占空比 $D=0.625$ (d) 占空比 $D=0.875$

图 3.36 采用与未采用自屏蔽技术的元胞化 RDCX 共模噪声对比

3.4.4 插入损耗及效率测试

3.4.4.1 插入损耗

由于采用自屏蔽技术的元胞化 RDCX 仍未满足 EMI 标准 EN55022B, 因此需要使用滤波器对噪声进行进一步抑制。根据图 3.19 可知, 占空比等于 0.25 时共模噪声最恶劣, 此情况下的插入损耗如图 3.37 所示。常见的单级 LC 和两级 LCLC 共模滤波器分别能够提供 40dB/dec 和 80dB/dec 的插入损耗^[134]。由此可知若采用单级 LC 滤波器, 则未采用自屏蔽与采用自屏蔽的元胞化 RDCX 截止频率分别为 10kHz 和 35kHz, 若采用两级 LCLC 滤波器, 则截止频率将从 50kHz 提升到 145kHz。




图 3.37 采用和未采用自屏蔽的元胞化 RDCX 插入损耗

根据文献[134]可知共模滤波器的转折频率 f_c 与滤波器级数 n 、共模电感 L_{CM} 和总共模电容 C_Y 的关系为:

$$f_c = \frac{1}{2\pi\sqrt{L_{CM} \cdot \frac{C_Y}{n}}} \quad (3.28)$$

根据式 (3.28), 可以得出 L_{CM} 与 C_Y 的关系如图 3.38 所示。根据 IEC61851-21 的标准, 漏电流不能超过 3.5mA, 因此最大的 Y 电容为 44nF。对未采用自屏蔽的元胞化 RDCX 来说, 若采用单级滤波器, 则 L_{CM} 需要 5.76mH, 若采用两级滤波器, 则需要两颗 0.46mH 的共模电感; 而对采用自屏蔽技术的元胞化 RDCX 来说, 单级滤波器只需一颗 0.47mH 的电感, 若采用两级滤波器, 则仅需两颗 55μH 的电感。






图 3.38 共模滤波器设计曲线

为大致估算整机的功率密度，本章选择横店东磁 DN85H 材质的磁环设计共模电感并估算体积，以两级滤波器为例，对未采用自屏蔽技术的元胞化 RDCX 来说，采用两颗型号为 H36X23X15P 的磁环^[171]，以 1mm 直径的铜线绕制 22 匝，对采用自屏蔽技术的电路，选择两颗型号为 H19X12X8P 的磁环^[172]，以 1mm 直径的铜线绕制 10 匝。图 3.39 绘制出共模滤波器和样机总体积对比，可以看出采用自屏蔽技术之后，虽然因为 PCB 厚度增加导致主功率体积增大 10%，但由于共模噪声显著降低，滤波器体积降低 50% 以上，使得样机整体体积缩小约 30%，功率密度从 390W/in³ 提升到 550W/in³。



(a) 共模滤波器体积对比



(b) 样机总体积对比

图 3.39 体积对比

3.4.4.2 效率测试

对采用自屏蔽技术的元胞化 RDCX 进行效率测试，并与未采用自屏蔽技术的电路进行对比^[173]，结果被绘制于图 3.40 中。在 270V 输出时，由于主动副边电流较大，并联绕组有分流作用，因此效率有 0.2% 的提升；输出电压为 450V 时，辅助副边电流较大，由于

辅助副边未与原边充分交错，导致损耗增加，效率下降 0.2%，与前文针对 MMF 的分析相符。




图 3.40 效率测试

3.5 推广至两级元胞化电路

相对于元胞化 RDCX 来说，两级电路所有副边均为辅助副边 S_A ，没有主动副边 S_M ，因此，可以构造如图 3.41 所示的屏蔽层，通过一端接副边地，达到和自屏蔽同样的共模噪声抑制效果。




图 3.41 DCX+级联 Buck 两级元胞化电路

3.6 本章小结

元胞化 RDCX 电路由于其在宽输出电压范围下保持高效率的特点, 适合于对车载充电机等有更高效率和功率密度需求的场合。然而元胞化 RDCX 电路是准两级结构, 其共模噪声源构成较为复杂, 其中低频工作的调压电路引起的低频开关噪声使共模滤波器体积大, 阻碍了功率密度的提升。

针对上述问题, 本章首先推导元胞化 RDCX 电路的开关共模噪声等效模型, 在此基础上, 对 MHz DCX 电路和低频调压电路的噪声源进行解耦并针对调压电路引起的低频噪声进行建模预测, 寻找其共模噪声恶劣点。在所建立模型的基础上, 利用 PCB 绕组的屏蔽特性, 提出了一种完全屏蔽的绕组结构, 通过调整绕组排布方式, 抑制由调压电路产生的低频共模噪声, 同时提升了低输出电压情况下的效率。

最后, 采用所提出的自屏蔽绕组结构, 搭建了一台输入 400V, 输出 250V-450V 的元胞化 RDCX 样机进行验证。相比于未采用自屏蔽技术的原始样机, 所提出的方法在低电压输出情况下效率提高接近 0.2% 的同时, 使共模噪声下降接近 40dB μ V, 进而使元胞化 RDCX 样机整体体积减小约 30%, 功率密度提高 40%, 达到 550W/in³。

本章提出的自屏蔽技术简单有效, 但由于改变了变压器绕组排布结构, 无法实现原边与辅助副边完全交错, 增加了高压输出时的绕组损耗。下一章将在本章基础上, 探究低噪声的元胞化 RDCX 拓扑结构, 在不改变绕组排布的情况下实现共模噪声抑制。

第四章 抑制调压电路开关噪声的飞跨电容调压元胞化 RDCX 电路

4.1 引言

采用多电平级联 Buck 作为调压电路的元胞化 RDCX 可以实现高功率密度并在宽输出电压范围下保持高效率，但由低频调压电路引起的共模噪声需要大体积滤波器来抑制，限制了电路功率密度的提高。采用屏蔽技术抑制共模噪声的方法虽然简单有效，但变压器绕组排布受限制，无法实现变压器的最优化设计。此外其级联 Buck 电平数目被 DCX 辅助元胞数量限制，无法针对调压电路的电平数进行选择。

针对上述问题，本章将以前文所推导的元胞化 RDCX 共模等效电路为基础，探究调压电路产生的共模噪声传导的本质，并基于静点构造法提出了一种低噪声元胞化 RDCX 电路，通过采用单母线结构的飞跨电容多电平电路作为调压电路，巧妙地消除共模噪声的变压器传导路径，实现共模噪声的抑制；同时，由于调压电路采用单母线结构，其元胞数量不再被 DCX 辅助元胞限制，可以更自由地选择电平数。最后，采用六电平飞跨电容拓扑作为调压电路，搭建样机验证共模噪声抑制效果。

4.2 基于静点构造法的元胞化 RDCX 拓扑构造与工作原理

4.2.1 拓扑构造

元胞化 RDCX 的调压电路采用级联 Buck 多电平拓扑，如图 4.1 所示，每个级联 Buck 模块都一一对应连接在辅助副边元胞的输出侧，前一个级联 Buck 模块的输出负端连接在下一个模块的桥臂中点。由前文分析可知，级联 Buck 电路模块在开关管动作时会引起前一个模块的负端高频跳动，进而在变压器原副边层间寄生电容上引起位移电流，经过 LISN 地传回副边，引起低频共模噪声。

若要使变压器原副边层间电容上不产生位移电流，则需要每个辅助元胞的输出负端均连接在稳定电位，如图 4.2 所示，基于静点构造法，可以将各个辅助元胞的输出串联，由于在传导 EMI 测试频段内，输出电容近似短路，则每个辅助元胞的输出负端等效连接在大地上，不再有高频电压跳动。但相应地，调压电路无法再使用级联 Buck 多电平电路，需要采用具有单输入母线的多电平拓扑，而且电路的电平数不再被 DCX 辅助元胞数量限制，可以自由地选择。




图 4.1 元胞化 RDCX 低频共模噪声传导路径




图 4.2 采用单母线调压电路的低共模噪声元胞化 RDCX 拓扑

4.2.2 调压电路拓扑选择

由于辅助副边元胞的输出电容通过串联构造电位静点，因此调压电路需要选择单输入母线结构，并且为了减小磁元件体积，此处选择多电平拓扑。图 4.3 所示展示了几种常见的三电平拓扑，更多电平数量可以三电平为基础进行拓展。图 4.3 (a) 所示的中点箝位 (Neutral Point Clamping, NPC) 三电平拓扑中的二极管会流过功率电流，导致损耗较大；图 4.3 (b) 中的模块化多电平 (Modular Multilevel Converter, MMC) 拓扑相比其他两种拓扑开关管数量翻倍，相对复杂；而图 4.3 (c) 中的飞跨电容 (Flying Capacitor, FC) 拓扑没有上述缺点，因此本章选择飞跨电容多电平拓扑作为调压电路。




图 4.3 常见三电平拓扑

4.2.3 工作模态分析

由于 CLLC DCX 拓扑和控制方式与第三章中相同，因此其工作模态不再赘述，此处仅分析调压电路。由于采用单母线结构，调压电路的电平数不再被辅助副边的元胞数限制，本文选择如图 4.4 (a) 示的六电平飞跨电容作为调压电路，由于此时电路工作模态较多，故本章以图 4.4 (b) 所示的三电平飞跨电容电路为例，简单分析电路模态，类似的分析方法可以推广至更多电平的拓扑。

图 4.4 (b) 所示的三电平飞跨电容电路中， C_{in} 代表 CLLC DCX 6 个辅助副边整流元胞的输出电容串联后的等效电容，其电压为 V_R 。 V_{B1} 和 V_{B2} 分别为开关管 S_{1d} 和 S_{2d} 的源-漏极电压， v_{sw} 为电感 L_B 左侧电压，其电压值为 V_{B1} 和 V_{B2} 之和， i_B 为电感电流， V_B 为输出电压，其表达式为：

$$V_B = D \cdot V_R \quad (4.1)$$

图 4.5 为其占空比 D 小于 0.5 时的关键波形，在一个完整开关周期内可分为 4 个模态，每个模态的等效电路如图 4.6 所示。




图 4.4 用作调压电路的飞跨电容拓扑




图 4.5 三电平飞跨电容电路关键波形

模态 1 (t_0 - t_1): t_0 时刻, v_{gs_S1u} 、 v_{gs_S2d} 为高电平, S_{1u} 、 S_{2d} 导通, S_{1d} 、 S_{2u} 关断, 此时电感左侧电压 v_{sw} 等于 V_R , 根据式 (4.1) 可知, 由于 D 小于 0.5, 所以 V_B 小于 V_R , 电感电流 i_B 上升。等效电路如图 4.6 (a) 所示。

模态 2 (t_1 - t_2): t_1 时刻, v_{gs_S1u} 置低, v_{gs_S1d} 置高, S_{1u} 关断, S_{1d} 导通, S_{2u} 与 S_{2d} 保持不变。此时电感左侧电压 v_{sw} 为 0, 电感电流在 V_B 的作用下开始下降。等效电路如图 4.6 (b) 所示。

模态 3 (t_2 - t_3): t_2 时刻, v_{gs_S2d} 置低, v_{gs_S2u} 置高, S_{2u} 导通, S_{2d} 关断, S_{1u} 与 S_{1d} 保持不变。此时电感左侧电压 v_{sw} 为 V_R , 与模态 1 类似, 电感电流 i_B 上升。等效电路如图 4.6 (c) 所示。

模态 4 (t_3 - t_4): t_3 时刻, v_{gs_S2u} 置低, v_{gs_S2d} 置高, S_{2u} 关断, S_{2d} 导通, S_{1u} 与 S_{1d} 保持不变。此时电感左侧电压 v_{sw} 为 0, 电感电流在 V_B 的作用下开始下降。等效电路如图 4.6 (d) 所示。直到 t_4 时刻, v_{gs_S1u} 置高, v_{gs_S1d} 置低, S_{1u} 导通, S_{1d} 关断, 一个开关周期结束。

在 D 大于等于 0.5 时, 模态分析方法与 D 小于 0.5 时类似, 此处不再赘述。




图 4.6 三电平飞跨电容电路工作模态

4.3 共模噪声预测

4.3.1 共模噪声等效电路推导

由于 CLLC DCX 工作模态与第三章相同，其共模噪声源和路径均未发生变化，因此 DCX 部分的共模噪声模型与第三章相同，此处仅分析调压电路引起的共模噪声。根据前一节对多电平飞跨电容电路的工作模态分析可知，图 4.4 (a) 所示电路中高 dv/dt 的电压跳动源为下管源-漏极电压 $v_{B1}-v_{B5}$ 。在传导 EMI 测试的频率范围 (150kHz-30MHz) 内，飞跨电容输入电容 C_{in} ，输出电容 C_B 以及飞跨电容 $C_{FC1}-C_{FC4}$ 可以视为短路，由此可以得出共模噪声等效电路如图 4.7 (b) 所示。其中 C_{PG} 为原边元胞开关管桥臂中点对地的寄生电容， C_{PS} 为变压器原副边绕组的层间寄生电容， R_{LISN} 为 LISN 的等效电阻。





图 4.7 元胞化 RDCX 共模等效电路

从图 4.7 (a) 可以看出，在未采用单母线调压电路时，由于层间寄生电容为共模电流主要通路，因此忽略了副边其他跳动点对原边的空间寄生电容，但在采用图 4.7 (b) 单母线调压电路的拓扑中，共模等效电路中调压电路噪声源 $v_{B1}-v_{B5}$ 不再与辅助副边绕组 S_A 相连，因此噪声不再通过变压器绕组层间寄生电容传导，此时副边调压电路的电压跳动点对原边的寄生电容成为主导，不能再忽略，接下来将对共模噪声进行进一步建模。

由于电路中的跳动点 PCB 布局上铺铜面积较小，而输入母线铺铜面积较大，因此忽略原副边动点之间的空间寄生电容，只考虑副边电压跳动点对原边地（在共模等效电路中也包含输入端正极）的寄生电容。如图 4.8 (a) 所示，每个调压电路的电压跳动点均对原边地有空间寄生电容 C_{SP} ，其值远小于变压器层间寄生电容 C_{PS} ，根据叠加定理，当只考虑

调压电路噪声源，且变压器层间寄生电容根据第三章的分析进行简化后，可以得到图 4.8 (b) 中的共模等效电路。由于变压器采用和第三章中图 3.9 相同的结构，因此 C_{PSM} 和 C_{PSA} 均可由式 (3.3) 和式 (3.4) 得到。



(a) 采用飞跨电容调压的元胞化 RDCX 共模等效电路 (b) 只考虑调压电路噪声源

图 4.8 考虑空间寄生电容后的共模等效电路

图 4.8 (b) 所示的共模等效电路可进一步简化，其中 C_{PG} 、 C_{PSM1} - C_{PSM6} 、 C_{PSA1} - C_{PSA6} 相互并联，可以相加并等效为同一个电容，而电感 L_B 被 v_{B1} - v_{B5} 短路，不影响共模噪声，因此可以忽略。与未采用单母线调压电路的 RDCX 不同的是，此时噪声源 v_{B1} 因为空间电容 C_{SP} 的存在，也对共模噪声产生影响，因此不能忽略。简化后的共模等效电路如图 4.9 所示，其中 C_0 - C_5 的表达式为：

$$C_i = \begin{cases} C_{SP} & i = 0, 1, 2, 3, 4 \\ 10C_{PG} + \sum_{j=1}^6 C_{PSMj} + \sum_{j=1}^6 C_{PSAj} & i = 5 \end{cases} \quad (4.2)$$




图 4.9 简化后的共模等效电路

4.3.2 共模噪声预测

4.3.2.1 噪声频谱计算

由图 4.9 以及图 3.13 可知, 在采用单母线调压电路之后, 除了寄生电容的容值, 以及噪声源的幅值及相角外, 共模等效电路基本未发生变化, 因此仍可按照第三章的分析计算共模噪声频谱。计算过程此处不再赘述, 直接给出结果:

$$V_{CM}(D, n) = \frac{2V'_A |\sin n\pi D| \cdot R_{LISN}}{n\pi \sqrt{R_{LISN}^2 + \left(\frac{T_S}{2n\pi C_T}\right)^2}} \sqrt{\left(\sum_{i=1}^5 k_i \cos \frac{2(i-1)n\pi}{5}\right)^2 + \left(\sum_{i=1}^5 k_i \sin \frac{2(i-1)n\pi}{5}\right)^2} \quad (4.3)$$

其中 V'_A 为 V_{B1} - V_{B5} 的幅值, 其表达式为:

$$V'_A = \frac{6}{5} V_A \quad (4.4)$$

其中 V_A 为每个辅助副边元胞的输出电压, k_i 和 C_T 的值分别为:

$$k_i = \frac{C_{ui}}{C_{ui} + C_{di}} = \frac{\sum_{j=0}^{i-1} C_j}{\sum_{j=0}^5 C_j} \quad i = 1, 2, 3, 4, 5 \quad (4.5)$$

$$C_T = \sum_{j=0}^5 C_j \quad (4.6)$$

4.3.2.2 噪声频谱对比

经精密阻抗分析仪 TH2839^[169]测试, 副边电压跳动点对原边地的寄生电容 C_{SP} 约为 0.42pF, 由此可根据式 (4.2) 得到表 4.1 中 C_0 - C_5 的值。再根据式 (4.3) 即可得到采用单母线调压电路的元胞化 RDCX 共模噪声预测频谱。如图 4.10 所示, 相比于采用级联 Buck 调压电路的元胞化 RDCX, 所提出的拓扑共模噪声预计下降接近 60dB μ V。

表 4.1 寄生电容提取

C_0	$\sim 0.42\text{pF}$	C_1	$\sim 0.42\text{pF}$
C_2	$\sim 0.42\text{pF}$	C_3	$\sim 0.42\text{pF}$
C_4	$\sim 0.42\text{pF}$	C_5	3.3nF





(a) $D=0.25$ (b) $D=0.5$ (c) $D=0.625$ (d) $D=0.875$

图 4.10 采用单母线飞跨电容调压电路的元胞化 RDCX 共模噪声预测频谱

4.3.2.3 最大噪声点预测

根据前文分析可知,采用单母线调压电路的元胞化 RDCX 的共模噪声可以显著降低,但仍需找到其噪声最恶劣的频点,以指导滤波器设计。根据式 (4.3) 可以求得不同占空比




图 4.11 不同占空比情况下的共模噪声

D 条件下, 各次谐波下的共模噪声, 并绘制于图 4.11 中。由于六电平 FC 调压电路工作在 120kHz 频率下, 且传导共模噪声测试起点为 150kHz, 因此测到的共模电压最低频率为 2 倍频, 即 240kHz 处。可以看出在 2-4 倍频范围内, 共模噪声均已低于 60dB μ V, 基本满足 EN55022B 标准; 而在 5 倍频 600kHz 处, 由于 5 个噪声源的叠加而引起共模噪声峰值, 滤波器截止频率也由此位置的频谱决定, 故本节探讨 5 倍频条件下, 共模噪声与占空比 D 的关系。

将 $n=5$ 代入式 (4.5), 可得:

$$V_{CM}(D)|_{n=5} = \frac{2V_A' |\sin 5\pi D| R_{LISN}}{5\pi \sqrt{R_{LISN}^2 + \left(\frac{T_S}{10\pi C_T}\right)^2}} \sqrt{\left(\sum_{i=1}^5 k_i \cos 2(i-1)\pi\right)^2 + \left(\sum_{i=1}^5 k_i \sin 2(i-1)\pi\right)^2} \quad (4.7)$$

将式 (4.7) 简化后, 可得:

$$V_{CM}(D)|_{n=5} = K \cdot |\sin 5\pi D| \quad (4.8)$$

其中, K 是一个与占空比 D 无关的常数, 其值为:

$$K = \frac{2V_A' R_{LISN}}{5\pi \sqrt{R_{LISN}^2 + \left(\frac{T_S}{10\pi C_T}\right)^2}} \sqrt{\left(\sum_{i=2}^6 k_i \cos 2(i-1)\pi\right)^2 + \left(\sum_{i=2}^6 k_i \sin 2(i-1)\pi\right)^2} \quad (4.9)$$




图 4.12 不同占空比下的 5 次谐波共模电压

根据式 (4.8), 可以得出不同占空比条件下的 5 次谐波处的共模电压, 如图 4.12 所示, 在占空比为 0.1、0.3、0.5、0.7 和 0.9 时, 共模电压幅值最高。因此, 理论上只需计算占空比 0.5 时的共模电压, 即可进行滤波器转折频率的设计。

4.4 实验验证与讨论

4.4.1 样机参数

为验证采用单母线调压电路的元胞化 RDCX 共模噪声抑制效果，本文基于车载充电机应用设计了一台 RDCX 实验样机，其中 DCX 与图 3.20 所示样机中相同，调压电路采用六电平飞跨电容拓扑，样机参数如表 4.2 所示，样机实物如图 4.13 所示。

表 4.2 采用飞跨电容调压的元胞化 RDCX 样机参数

输入电压	400V	DCX 工作频率	1MHz
输出电压	250V-450V	FC 工作频率	120kHz
输出功率	2.3kW	元胞输入输出电容	3.3μF
谐振电感	~3nH	FC 输出电容	2.2μF
谐振电容	4.9μF*2	FC 电感	XGL5020-332*3
励磁电感	1.6μH	变压器磁芯材质	DMR51W
原副边开关管	BSZ037N06LS5	变压器匝比	10:6:6
调压电路开关管	IQE050N08NM5		(每个元胞 1 匝)






图 4.13 采用单母线调压电路的元胞化 RDCX 样机图

4.4.2 波形测试


图 4.14 给出了不同占空比下采用飞跨电容调压电路的元胞化 RDCX 的关键波形，从图 4.14 (a) 可以看出，在采用飞跨电容调压电路之后，DCX 正常工作，各个 DCX 元胞均实现零电压开通 (ZVS) 且均压；图 4.14 (b) 展示了六电平飞跨电容电路的飞跨电容电压，可以看出飞跨电容均压正常；图 4.14 (c) 和图 4.14 (d) 展示了不同占空比下六电平飞跨电容电路的电感电流和共模噪声源 VB1-VB3。




(a) DCX 开关管源-漏极电压波形



(b) 飞跨电容电压波形




(c) 电感电流波形 D=0.25




(d) 电感电流波形 D=0.625


图 4.14 六电平 FC 电路测试波形




(a) 单母线 D=0.25



(b) 非单母线 D=0.25



(c) 单母线 D=0.625




(d) 非单母线 D=0.625

图 4.15 采用单母线飞跨电容调压电路的元胞化 RDCX 的 LISN 电流波形


图 4.15 给出了不同占空比下, 采用飞跨电容调压电路和采用级联 Buck 调压电路时, 流经 LISN 电阻 R_{LISN} 的电流。从图中可以看出, 在采用飞跨电容调压电路后, LISN 电流显著下降, 共模噪声被抑制。

4.4.3 共模噪声测试


测试环境与第三章的图 3.22 相同, 此处不再赘述。在不同占空比条件下, 经测试得到的频谱与根据式 (4.3) 计算得到的预测频谱绘制在图 4.16 中, 从噪声频谱包络来看, 其与计算模型在 150kHz 至 3MHz 范围内有 5 到 6 个 dB μ V 的偏差, 但趋势基本吻合, 这是因为所提取的空间寄生电容小于 1pF, 测试会引入一定误差, 同时, 由于此时共模噪声已经非常小, 其他未考虑的寄生电容影响也比较明显。在更高频率范围内, 共模噪声受其他寄生参数影响较大, 在本论文中未予讨论; 另一方面, 由于分析将共模噪声源看作理想方波, 而实际上电压源为边缘很陡的梯形波, 这也会使高频段预测出现一定偏差。另外, 图中的预测频谱只包含由六电平飞跨电容电路引起的噪声, 而由 DCX 引起的 MHz 的频谱,




(a) 共模噪声测试 $D=0.25$



(b) 共模噪声测试 $D=0.5$



(c) 共模噪声测试 $D=0.625$



(d) 共模噪声测试 $D=0.875$

图 4.16 采用单母线飞跨电容调压电路的元胞化 RDCX 共模噪声测试

比如 1MHz 和 3MHz 并未被包含在内。图中还包含既不属于 DCX 也不属于飞跨电容的频谱, 这些属于辅助供电等背景噪声引起的, 在不同占空比下都保持不变, 而且都在标准限值以下, 并不影响分析结果。

由图 4.12 可知, 在 5 倍频处, 占空比 D 等于 0.5 时共模噪声最大, 理论上, 其相对占空比为 0.625 高出的噪声为:

$$\Delta Q_{n=5} = V_{CM}(0.5)|_{n=5} - V_{CM}(0.625)|_{n=5} \approx 8dB\mu V \quad (4.10)$$

从图 4.16 (b) 可以读出在 5 倍频处, 占空比为 0.5 时, 共模噪声为 73dB μ V; 当占空比为 0.625 时, 从图 4.16 (c) 可以读出共模噪声为 64dB μ V, 相差 9dB μ V, 基本与式 (4.12) 相符。




图 4.17 共模噪声对比

图 4.17 给出了采用飞跨电容调压电路与级联 Buck 调压电路的元胞化 RDCX 共模噪声对比, 可以看出在不同占空比条件下, 采用飞跨电容调压电路的元胞化 RDCX 的共模噪声基本在全部测试范围内以内有明显的下降, 最高达到接近 70dB μ V 的降幅, 可以显著减

小共模滤波器的体积，提升样机的功率密度。相比于第三章采用的自屏蔽技术，所提出的电路拓扑彻底消除低频开关噪声变压器通路，实现了更好的低频开关噪声抑制效果。另外需要注意的是，图中的包络线仅包括六电平飞跨电容产生的共模噪声，由 DCX 产生的噪声频谱比如 1MHz 和 3MHz 并未被包含在内。

4.4.4 插入损耗及效率测试

4.4.4.1 插入损耗

由图 4.17 可以看出，采用飞跨电容调压电路的元胞化 RDCX 仍未满足 EMI 标准 EN55022B，因此需要使用滤波器对噪声进行进一步抑制。根据图 4.12 可知，飞跨电容调压电路的元胞化 RDCX 在占空比等于 0.5 时共模噪声最恶劣，而根据图 3.19 可知采用级联 Buck 调压的元胞化 RDCX 在占空比等于 0.25 时最恶劣，两种情况下的插入损耗如图 4.18 所示。常见的单级 LC 和两级 LCLC 共模滤波器分别能够提供 40dB/dec 和 80dB/dec 的插入损耗^[134]。由此可知若采用单级 LC 滤波器，则使用级联 Buck 与使用 FC 调压的元胞化 RDCX 截止频率分别为 10kHz 和 40kHz，若采用两级 LCLC 滤波器，则截止频率将从 50kHz 提升到 200kHz。无论是单级还是两级滤波器，采用单母线调压电路之后，滤波器的转折频率均由 DCX 引起的 MHz 噪声主导，低频调压电路引起的噪声不再影响滤波器转折频率。




图 4.18 采用单母线与非单母线调压电路的元胞化 RDCX 插入损耗

根据前文的式 (3.28)，可以得出 L_{CM} 与 C_Y 的关系如图 4.19 所示。仍采用总和为 44nF 的 Y 电容，对采用级联 Buck 调压电路的 RDCX 来说，若采用单级滤波器，则 L_{CM} 需要 5.76mH，若采用两级滤波器，则需要两颗 0.46mH 的共模电感；而对采用单母线调压电路

的 RDCX 来说, 单级滤波器仅需一颗 0.36mH 的电感, 若采用两级滤波器, 则仅需两颗 $29\mu\text{H}$ 的电感。






图 4.19 共模滤波器设计曲线

为大致估算整机的功率密度, 本章选择横店东磁 DN85H 材质的磁环设计共模电感并估算体积, 以两级滤波器为例, 对采用级联 Buck 调压电路的 RDCX, 采用两型号为 H36X23X15P 的磁环^[171], 以 1mm 直径的铜线绕制 22 匝, 对采用飞跨电容调压电路的 RDCX, 选择两型号为 H16X10X10P 的磁环^[174], 以 1mm 直径的铜线绕制 7 匝。图 4.20 绘制出共模滤波器和样机总体积对比, 可以看出采用飞跨电容调压电路的 RDCX 滤波器体积降低了 70%, 使得样机整体体积缩小约 45%, 功率密度从 $390\text{W}/\text{in}^3$ 提升到约 $700\text{W}/\text{in}^3$ 。



(a) 共模滤波器体积对比



(b) 样机总体积对比

图 4.20 体积对比

4.4.4.2 效率测试

对采用飞跨电容调压的元胞化 RDCX 进行效率测试, 并与采用级联 Buck 电路调压的 RDCX 进行对比^[173], 结果被绘制于图 4.21 中, 可以看出效率几乎没有下降。




图 4.21 效率测试

4.5 本章小结

采用级联 Buck 作为调压电路的元胞化 RDCX 低频开关噪声严重, 采用屏蔽抑制共模噪声简单有效, 但变压器绕组排布受限, 无法实现变压器的最优化设计。此外其级联 Buck 电平数目被 DCX 辅助元胞数量限制, 无法针对调压电路的电平数进行自由选择。

针对上述问题, 本章在第三章所推导的元胞化 RDCX 共模等效电路的基础上, 提出了一种基于静点构造法的低噪声元胞化 RDCX 电路, 通过采用单母线结构的飞跨电容多电平电路调压, 消除共模噪声的变压器传导路径, 实现调压电路低频开关共模噪声的抑制; 同时, 由于调压电路采用单母线结构, 其元胞数量不再被 DCX 辅助元胞限制, 可以更自由地选择电平数。相应方法也适用于两级元胞化 DC-DC 电路。

最后, 采用所提出的低噪声 RDCX 拓扑结构, 以六电平飞跨电容拓扑作为调压电路, 搭建了一台输入 400V、输出 250V-450V 的低噪声元胞化 RDCX 样机进行实验验证。相比于原始电路, 所提出拓扑在不牺牲效率的情况下, 调压电路引起的低频共模噪声下降接近 70dB μ V, 使元胞化 RDCX 整机体积下降 45%, 功率密度提高约一倍, 达到 700W/in³。

本章所提出的低噪声元胞化 RDCX 电路能实现共模噪声有效抑制, 但与第三章中采用级联 Buck 电路调压相比, 采用飞跨电容拓扑调压需要额外的电容均压控制, 后续需要针对均压以及动态特性进行进一步研究。

经过本章及第三章对元胞化 RDCX 中调压电路低频开关引起的噪声进行抑制后, 电路中 MHz DCX 电路引起的噪声将主导滤波器设计, 因此第五章将对 MHz 噪声进行分析和抑制, 以进一步降低滤波器体积, 提高系统功率密度。

第五章 兆赫兹元胞化 DCX 共模噪声抑制方法研究

5.1 引言

根据第三章和第四章的分析可知,通过自屏蔽或者构造低噪声拓扑的方法,可以有效降低元胞化 RDCX 中由调压电路引起的低频开关噪声,此时由兆赫兹(Mega-Hertz, MHz) DCX 高频开关引起的噪声将主导滤波器的设计,因此有必要对 DCX 产生的 MHz 开关噪声进行抑制。平面变压器原副边耦合紧密,其层间寄生电容将为共模噪声提供更低阻抗的路径,使共模噪声更恶劣。此外,经过绕组排布或屏蔽等方式对变压器传导的噪声抑制后,由对大地寄生电容传导的共模噪声幅值仍然较高,阻碍了滤波器体积进一步减小。

本章将以元胞化 RDCX 中的 MHz 半桥 CLLC DCX 电路为例,首先对其共模噪声进行建模,并探究变压器绕组接法对噪声的影响。在此基础上,本章提出了一种采用绕组并联均压的反相工作元胞化 DCX 电路,利用多元胞的优势,通过构造元胞间的反相工作,进一步对空间寄生电容传导的 MHz 开关共模噪声进行抵消。最后,将本章所提的反相工作元胞化 DCX 与第四章的低噪声元胞化 RDCX 电路结合,实现共模噪声的全范围抑制。

5.2 变压器绕组连接方式对共模噪声的影响

由绪论分析可知,隔离型变换器的变压器原副边层间电容是其主要的噪声通路,而绕组的接法则影响绕组上的电位分布,进而影响层间寄生电容上的位移电流。本节将首先以 CLLC DCX 为例,分析其共模噪声模型,然后探究不同绕组接法对其共模噪声的影响。

5.2.1 半桥 CLLC DCX 基本结构

如图 5.1 所示,前文元胞化 RDCX 中所采用的 CLLC 电路由原边半桥逆变电路和副边半桥整流电路组成,其中,原边包含 10 个逆变元胞,副边包含 12 个整流元胞,其中每个




图 5.1 CLLC 电路基本半桥单元

元胞包含一匝绕组，且原副边交错绕制，每一对相邻的原副边绕组均存在位移电流。由于分析所有元胞较为复杂，所以本章以一对相邻的原副边绕组为例进行共模噪声分析，在所有元胞同步工作的条件下，相应的分析方法可以类比扩展到多元胞情况。

根据绕组耦合方式和与谐振电容和开关管桥臂的接法，一组原副边电路有四种组合和控制方法。如图 5.2 (a) 所示，忽略漏感 L_k ，原副边绕组的同名端都接在开关管桥臂中点 P_B 和 S_B ，类似地，如图 5.2 (b) 所示，副边绕组的同名端都接在谐振电容桥臂中点 P_A 和 S_A ，这两种接法，开关管 Q_1 与同步整流管 SR_1 驱动信号相同，开关管 Q_2 与同步整流管 SR_2 驱动信号相同。在传导共模噪声的测试频率范围内， C_{rH} 和 C_{rL} 可以近似当作短路处理，此时 P_A 与 S_A 则等效连接于输入和输出母线，可以被当作电位静点。因此图 5.2 (a) 和图 5.2 (b) 中的电路结构被归类为同名端接静点，即接在谐振电容桥臂中点 P_A 和 S_A 。

而图 5.2 (c) 中的连接方式与图 5.2 (a) 相反，其中原边的同名端连接到开关管桥臂中点 P_B ，而副边相应的同名端连接在谐振电容桥臂中点 S_A ，此时开关管 Q_1 与同步整流管 SR_2 驱动信号相同，开关管 Q_2 则与同步整流管 SR_1 驱动信号相同。图 5.2 (c) 与图 5.2 (d) 绕组结构对偶，本质上相同，此处不再赘述，此种连接方式可以归类为异名端接静点。




图 5.2 四种 CLLC 电路组合方式

半桥 CLLC 电路不局限于图 5.1 所示的逆变与整流结构，如图 5.3 所示的其他半桥逆变与整流结构中，对传导共模噪声测试频段来说， C_{in} 、 C_o 和 C_r 都可近似看作短路，所以 P_A 与 S_A 都等效于连接到静点，因此图 5.1 与图 5.3 中的任意逆变与整流结构的组合，最后都可以认为和图 5.2 (a) 或图 5.2 (c) 相同。因此本章以图 5.2 (a) 和图 5.2 (c) 中的电路为例，分析同名端接静点和异名端接静点对共模噪声的影响。






图 5.3 其他半桥逆变与整流电路结构

5.2.2 同名端接静点

如图 5.4 (a) 所示的同名端接静点的半桥 CLLC DCX 电路拓扑，其工作模态与第三章中的分析基本相同，此处不再赘述，直接给出图 5.4 (b) 所示的关键波形。



(a) 同名端接静点的半桥 CLLC DCX 拓扑



(b) 关键波形

图 5.4 同名端接静点的半桥 CLLC DCX 及其关键波形

由图 5.4 (b) 所示的关键波形可知, 电路中的电位跳变发生在 t_1-t_2 以及 t_3-t_4 时间段内, 此电位跳变将在绕组上产生电位变化, 由此在层间寄生电容上引起位移电流。接下来将对绕组电位变化进行分析。




图 5.5 原边绕组上的电位变化

以图 5.4 (b) 中 t_3-t_4 时间段内为例, 原边绕组电位正向跳变, 跳变幅值为 V_{in} , 由于 P_A 连接在静点, 因此其电位变化为 0, 则 P_B 的电位变化为 $+V_{in}$ 。假设绕组上的电位均匀分布, 则以 P_A 为 0 点, 以绕组绕制方向为 x 轴, 以电位变化为 y 轴, 则可以画出绕组 P 的电位分布如图 5.5 (b) 所示。根据叠加性, 假设此时副边的电位变化为 0, 则位于 l 位置, Δl 长度的原边绕组对副边产生的位移电流为:

$$\Delta i_{PS}(l) = \Delta C(l) \cdot \frac{\Delta v_P(l)}{\Delta t} = \frac{C_{PS}}{L} \cdot \Delta l \cdot \frac{V_{in}}{\Delta t \cdot L} \cdot l \quad (5.1)$$

其中 C_{PS} 为原副边之间的层间寄生电容, 可以通过计算或 LCR 表测量得到, 对 $\Delta i_{PS}(l)$ 进行积分, 即可得到整匝原边绕组对副边的位移电流:

$$i_{PS} = \sum \Delta i_{PS}(l) = \int_0^L \frac{C_{PS}}{L} \cdot \frac{V_{in}}{L} \cdot l dl = \frac{C_{PS} \cdot V_{in}}{2\Delta t} \quad (5.2)$$

在 t_3-t_4 时间段内, 由于副边绕组电位也为正向跳变, 跳变幅值为 V_o , 因此其电位分布和原边相同, 可以同样的方法对副边电位变化进行分析, 由此得出副边绕组对原边产生的位移电流为:

$$i_{SP} = \frac{C_{PS} \cdot V_o}{2\Delta t} \quad (5.3)$$


由于 CLLC 变换器工作在谐振点, 因此输入电压 V_{in} 与输出电压 V_o 幅值相等, 则原副边之间的总位移电流为:

$$i_{dis} = i_{PS} - i_{SP} = \frac{C_{PS} \cdot (V_{in} - V_o)}{2\Delta t} = 0 \quad (5.4)$$


由式 (5.4) 可知, 同名端接静点的半桥 CLLC DCX 原副边之间的位移电流等于 0, 即原副边产生的位移电流互相抵消, 变压器上流过的共模电流为 0。

5.2.3 异名端接静点

如图 5.6 所示为异名端接静点的半桥 CLLC DCX 电路拓扑及其关键波形。与同名端接静点相比，副边绕组的两个端子交换了连接位置，相应地， SR_1 和 SR_2 的驱动信号也需要交换，以保证电路正常工作，因此副边电压跳动点的电压波形也反相，如图 5.6 (b) 所示，在 t_3 - t_4 时间段内， v_P 和 v_S 电压变化方向相反，这将导致副边绕组上的电位分布发生变化，进而影响原副边之间的位移电流。



(a) 异名端接静点的半桥 CLLC DCX 拓扑



(b) 关键波形

图 5.6 异名端接静点的半桥 CLLC DCX 及其关键波形

仍然以 t_3 - t_4 时间段内为例，如图 5.6 (b) 所示，由于原边绕组 v_P 电位变化与同相接静点时相同，从叠加性的角度考虑，其相对副边产生的位移电流未发生变化，因此无需重新分析，其产生的位移电流可参考式 (5.2)。而副边绕组的电位 v_S 负向跳变，跳变幅值为 V_o ，由于 S_B 连接在静点，因此其电位变化为 0，则 S_A 的电位变化为 $-V_o$ 。假设绕组上的电位均匀分布，则以 S_A 为 0 点，以绕组绕制方向为 x 轴，以电位变化为 y 轴，则可以画出绕组 S 的电位分布如图 5.7 (b) 所示。根据叠加原理，假设此时原边的电位变化为 0，可以看出此时位移电流从原边流向副边。




图 5.7 副边绕组上的电位变化

接下来对此位移电流进行计算，位于 l 位置且长度为 Δl 的副边绕组对原边产生的位移电流为：

$$\Delta i_{SP}(l) = \Delta C(l) \cdot \frac{\Delta v_S(l)}{\Delta t} = \frac{C_{PS}}{L} \cdot \Delta l \cdot \frac{\left(\frac{V_o}{L}l - V_o\right)}{\Delta t} \quad (5.5)$$

对 $\Delta i_{SP}(l)$ 进行积分，即可得到整匝副边绕组对原边的位移电流：

$$i_{SP} = \sum \Delta i_{SP}(l) = \int_0^L \frac{C_{PS}}{L} \cdot \frac{\left(\frac{V_o}{L}l - V_o\right)}{\Delta t} dl = -\frac{C_{PS} \cdot V_o}{2\Delta t} \quad (5.6)$$

将式 (5.2) 与式 (5.6) 相减，即可得到原副边之间的总位移电流为：

$$i_{dis} = i_{PS} - i_{SP} = \frac{C_{PS} \cdot (V_{in} + V_o)}{2\Delta t} = \frac{C_{PS} \cdot V_{in}}{\Delta t} \quad (5.7)$$

将式 (5.7) 与式 (5.4) 对比可以发现异名端接静点的共模噪声比同名端接静点大。




图 5.8 共模电流示意图

根据式 (5.7) 可知，在死区时间内，共模电流幅值为 i_{dis} ，波形图如图 5.8 所示，对图中共模电流波形进行傅里叶分解，可得：

$$i_{CM}(t) = \sum_{n=1,3,5,\dots}^{\infty} \frac{4i_{dis} \cdot \sin\left(\frac{\Delta t}{T_S} n\pi\right)}{n\pi} \cdot \sin\left(\frac{2n\pi}{T_S} \cdot t\right) \quad (5.8)$$

则 LISN 电阻上测得的 n 次谐波共模电压为：

$$V_{CM_n} = \frac{4i_{dis} \cdot \sin\left(\frac{\Delta t}{T_S} n\pi\right)}{n\pi} \cdot R_{LISN} \quad (5.9)$$

5.2.4 实验验证及讨论

5.2.4.1 样机参数

为验证前文分析，本章在第三章中图 3.20 所示的元胞化 RDCX 样机基础上，搭建了原副边各一个元胞的 CLLC DCX，样机参数如表 5.1 所示，由于采用异名端接静点的 CLLC 共模噪声较高，如果使所有元胞全部工作，将导致 EMI 接收机过载，无法准确测得共模噪声，因此这里原副边均只采用一个元胞。样机实物如图 5.9 所示，图中虚线部分为所采用的元胞及变压器，其他元胞器件均空置，使其绕组不与 LISN 相连，因此几乎不影响共模噪声。

表 5.1 用于验证的 CLLC DCX 样机参数

输入电压	40V	原副边开关管	BSZ037N06LS5
输出电压	40V	DCX 工作频率	1MHz
输出功率	200W	死区时间 Δt	~25ns
谐振电感	~3nH	原副边层间电容	119.5pF
谐振电容	4.9 μ F*2	变压器磁芯材质	DMR51W
励磁电感	0.2 μ H	变压器匝比	1:1
元胞输入输出电容	3.3 μ F		(原副边各 1 匝)




图 5.9 用于验证的 CLLC DCX 样机

5.2.4.2 关键波形

样机测试波形如图 5.10 所示。其中 v_p 和 v_s 分别为原副边开关管的源-漏极电压波形， i_{LISN} 为流过地线的电流。从图 5.10 (a) 中可知，异名端接静点时，原副边 v_{ds} 波形相位相差 180 度；而同名端接静点时，由图 5.10 (b) 可以看出原副边 v_{ds} 波形同相，与前文理论

分析相符。此外,通过对比两幅波形中 i_{LISN} 可知,在采用异名端接静点时,其共模电流远大于同名端接静点。




图 5.10 原副边 v_{ds} 和 LISN 电流波形

5.2.4.3 共模噪声测试

测试环境与第三章中图 3.22 相同。异名端接静点的 CLLC DCX 共模噪声测试频谱与经式 (5.8) 和式 (5.9) 计算得到的预测频谱绘制在图 5.11 中,可以看出在 1-7MHz 范围内,预测频谱与测试频谱基本吻合,在更高频率范围内,共模噪声受其他寄生参数影响较大,在本论文中未予讨论;此外,测试结果中出现了 300kHz 左右的频谱及其倍频,经测试为辅助供电引起的噪声,对 MHz 的频谱几乎没有影响。




图 5.11 异名端接静点的 CLLC DCX 共模噪声测试

图 5.12 展示了采用同名端接静点和异名端接静点的 CLLC DCX 频谱对比,从图中可知,采用同名端接静点的 CLLC 电路共模噪声低接近 20dBμV。根据前文分析,采用同名端接静点的 CLLC DCX 的变压器绕组电位变化理论上不引起共模噪声。但从测试结果可以看出,其噪声幅值仍然远超出标准值。其主要原因是前文分析仅考虑了流经变压器层间

电容的共模电流,由跳动点到大地空间电容传导的共模电流暂未考虑^[145]。尽管如此,采用同名端接静点的结构共模噪声仍有明显的降低,因此后文的 CLLC DCX 均采用此结构。




图 5.12 同名端与异名端接静点的 CLLC DCX 共模噪声对比

5.3 一种采用绕组并联均压的反相工作元胞化 DCX 电路

从上一节的测试结果可知,由跳动点到地的空间电容以及其他寄生电容传导的共模噪声仍然很严重,根据绪论中的分析,可以通过引入与该跳动反相的电压源进行抵消,但一般需要增加绕组和电容等被动元件,抵消效果受元器件精度影响较大。文献[109]提出通过引入另一台同样的变换器并反相工作,两相产生的共模噪声互相抵消,如图 5.13 所示。但采用两台变换器会降低系统的功率密度,而且变换器一致性存在区别,难以保证抵消效果,而且两相交错并联需要额外的均流控制使其电流一致。




图 5.13 采用两相反相工作的谐振电路

对于元胞化电路来讲,由于电路结构上的模块化特性,其一致性较好,因此可利用其多元胞的优势,通过构造元胞间的反相工作对共模噪声进行抵消。但相应地,不同元胞之

间也需要均压与均流控制使电路正常工作。文献[110]使耦合在同一磁芯上的元胞反相工作,但只适用于偶数个元胞的情况。文献[110-111]在输入串联-输出并联 (Input Series Output Parallel, ISOP) 的元胞化电路中使不同磁芯上的元胞反相工作,共模噪声有显著下降,由于采用 ISOP 结构,电路可以实现自然均流与均压。

对于车载充电机等输出电压较高的场合,一般采用输入串联-输出串联 (Input Series Output Series, ISOS) 结构,此时需要额外的均压措施,使耦合在各磁芯上的元胞之间电压一致。相对于采用直流端并联均压的方式^[110-111],采用绕组并联均压的方式不需要增加额外的均压元胞,在不牺牲系统功率密度的前提下实现元胞之间均压^[36]。但由于绕组并联,其反相控制方法需要进一步研究。

本节将以用于车载充电机的元胞化 RDCX 电路中的 MHz 元胞化 DCX 部分为例,首先简单介绍 ISOS 元胞化电路的绕组并联均压方法,然后针对性地提出一种采用绕组并联均压的反相工作元胞化 DCX 电路,抵消由空间寄生电容传导的共模噪声。

5.3.1 绕组并联均压方法原理

如图 5.14 所示为采用绕组并联均压的 ISOS 元胞化 DCX 原理图,其中原边 10 个元胞串联,副边 12 个元胞等效串联,为降低变压器高度,所有元胞被均匀分配在两个磁芯 (Core1 和 Core2) 上,且耦合在同一个磁芯上的元胞可以实现自然均压。为实现磁芯之间均压,在磁芯 1 上增加了一匝绕组 P_6' ,并与磁芯 2 上的绕组 P_6 并联,由此即可实现磁芯 1 与磁芯 2 上元胞的均压控制。类似地,为保证两个磁芯上的绕组对称,在磁芯 2 上也增加了一个绕组 P_5' 并与绕组 P_5 并联,也起到均压作用。





图 5.14 采用绕组并联均压的 ISOS 元胞化 CLLC DCX

5.3.2 针对绕组并联均压的反相工作 DCX 电路

5.3.2.1 反相控制方法原理

由于图 5.14 中的 DCX 电路元胞较多，为简化分析，本节采用如图 5.15 (a) 所示的简化电路进行原理分析，该电路采用两个原边元胞 P₅ 和 P₆，两个副边元胞 S₁ 和 S₇，以及两匝均压绕组 P₅' 和 P₆'。其中 P₅、P₆' 和 S₁ 耦合在磁芯 1 上，P₆、P₅' 和 S₇ 耦合在磁芯 2 上。电路全部采用前文分析的同名端接静点方式，以减小共模电流。图 5.15 (b) 为其同相工作时的关键波形，所有元胞同相工作，其中 v_{GS_u} 和 v_{GS_d} 分别为所有元胞的上管和下管驱动， v_{P5} 、 v_{P5}' 、 v_{P6} 和 v_{P6}' 分别为相应绕组的电压。通过波形可以看出，两个磁芯上的绕组电压跳动方向一致，两个磁芯上的元胞没有共模抵消效果。



(a) 原理图

(b) 关键波形

图 5.15 同相工作的 ISOS 元胞化 CLLC DCX 简化电路

若想形成共模电流抵消结构，则两个磁芯上的元胞需要反相工作。如图 5.16 (b) 为反相工作时的关键波形，其中 Q_{5u} 和 Q_{6d} 同时开通，Q_{5d} 和 Q_{6u} 同时开通，因此其绕组 P₅ 和 P₆ 的电压反相 180 度：

$$v_{P5} = -v_{P6} \quad (5.10)$$

由于 P₆' 与 P₅ 耦合在磁芯 1 上，因此其电压跳动方向与 P₅ 相同，有：

$$v'_{P6} = v_{P5} \quad (5.11)$$


但 P₆' 同时又和 P₆ 并联，相位需和 P₆ 保持一致：

$$v'_{P6} = v_{P6} \quad (5.12)$$

由于式 (5.12) 和式 (5.10)、式 (5.11) 之间互相冲突, 此时电路无法正常工作。为保证反相工作时电路正常运行, 则需改变绕组 P_6' 的接法, 如图 5.16 (a) 所示, P_{6A}' 与 P_{6B} 相连, P_{6B}' 与 P_{6A} 相连, 此时有:

$$v_{P_6'} = -v_{P_6} \quad (5.13)$$

此时式 (5.13) 满足式 (5.10)、式 (5.11), 电路可以正常工作。类似地, 磁芯 2 上的均压绕组 P_5' 也需要改变连接方式, 如图 5.16 (a) 所示, P_{5A}' 与 P_{5B} 相连, P_{5B}' 与 P_{5A} 相连。



(a) 原理图

(b) 关键波形

图 5.16 反相工作的 ISOS 元胞化 CLLC DCX 简化电路

虽然此时电路可以正常工作, 且能实现空间电容传导的位移电流抵消, 但相对于 P_5 和 S_1 来说, P_6' 属于异名端接静点, 根据前文分析, 此时 P_6' 与 S_1 之间的变压器绕组层间寄生电容将形成位移电流, 以图 5.16 (b) 中的 t_0 - t_1 时间段为例, 根据式 (5.7), 由 P_6' 流向 S_1 的共模电流为:

$$i_{P_6', S_1} = \frac{C_{P_6', S_1} \cdot V_{in}}{\Delta t} \quad (5.14)$$

类似地, 相对于 P_6 和 S_7 来说, P_5' 属于异名端接静点, 其与 S_7 之间也会形成位移电流, 在 t_0 - t_1 时间内其流向 S_7 的电流值为:

$$i_{P_5', S_7} = -\frac{C_{P_5', S_7} \cdot V_{in}}{\Delta t} \quad (5.15)$$

从式 (5.14) 和式 (5.15) 可知, 由 P_5' 和 P_6' 异名端连接结构引起的共模电流方向刚好相反, 如果层间电容 C_{P_6', S_1} 和 C_{P_5', S_7} 相等, 则共模电流可以被完全抵消。

5.3.2.2 不完全抵消分析

从前文分析可知，在两个磁芯上的元胞反相之后，均压绕组 P_5' 和 P_6' 需要由同名端接静点改为异名端接静点以保证电路正常工作，但 P_5' 和 P_6' 也由此与相邻副边绕组产生了位移电流，虽然两个电流的方向相反，可以互相抵消，但其抵消效果与层间寄生电容的大小有关。将式 (5.14) 和式 (5.15) 相加，则由原边流向副边的总共模电流为：

$$i_{PS} = |i_{P5'S7} + i_{P6'S1}| = \frac{|C_{P6'S1} - C_{P5'S7}| \cdot V_{in}}{\Delta t} = \frac{\Delta C \cdot V_{in}}{\Delta t} \quad (5.16)$$

其中 ΔC 为层间寄生电容 $C_{P6'S1}$ 和 $C_{P5'S7}$ 的差值：

$$\Delta C = |C_{P6'S1} - C_{P5'S7}| \quad (5.17)$$

ΔC 的大小取决于 PCB 布局和加工效果，如果两对绕组布局完全对称，且其层间距加工后保持一致，则 ΔC 为 0，此时共模电流完全抵消，反之，如果 ΔC 不等于 0，则位移电流无法被完全抵消，将引起共模噪声。以 V_{in} 为 40V，死区时间 70ns 为例，结合式 (5.16) 和式 (5.9)，可以计算出不同大小的 ΔC 引起的 1MHz 基波噪声幅值，并绘制在图 5.17 中。可以看出 ΔC 每增加 10 倍，引起的共模噪声基波幅值增加 20dB μ V，而仅仅 10pF 的电容，将引起接近 100dB μ V 的共模噪声。因此共模噪声抵消效果依赖于电容的匹配程度。




图 5.17 不同大小 ΔC 对基频共模噪声的影响

5.3.3 消除电容不匹配的补偿方法

从前文分析可知，两个磁芯上的元胞反相工作之后，两匝均压绕组与相邻副边的层间寄生电容之差 ΔC 会影响共模噪声的抵消效果，本小节将提出两种解决办法，消除电容的不匹配。


5.3.3.1 电容补偿法

消除电容误差最直接的办法为添加补偿电容 C_{comp} ，以均压绕组 P_5' 为例，假设其与 S_7 的层间寄生电容 $C_{P_5'S_7}$ 小于 $C_{P_6'S_1}$ ，则需要增加 P_5' 与 S_7 之间的电容，补偿办法如图 5.18 所示。第一种补偿办法如图 5.18 (a) 所示在 P_{5B}' 与 S_{7B} 之间加入补偿电容 C_{comp1} ，仍然以图 5.16 (b) 中的 t_0 - t_1 时间段为例，此时 P_{5B}' 连接在静点，其电位变化为 0， S_{7B} 负向跳变，其跳变幅值为 V_{in} ，则经由 C_{comp1} 从 P_5' 流向 S_7 的位移电流为：


$$i_{P_5'S_7-comp1} = \frac{C_{comp1} \cdot V_{in}}{\Delta t} \quad (5.18)$$

若要使总共模电流为 0，则需要式 (5.16) 与式 (5.18) 之差为 0，此时有：


$$C_{comp1} = \Delta C \quad (5.19)$$



(a) 补偿方法 1



(b) 补偿方法 2



(c) 补偿方法 3

图 5.18 电容补偿的三种方法

类似地，也可以在 P_{5A}' 与 S_{7A} 之间添加补偿电容 C_{comp2} ，如图 5.18 (b) 所示，在 t_0 - t_1 时间段内， P_{5A}' 正向跳变，其幅值为 V_{in} ， S_{7A} 接在静点，其电位保持不变，则经由 C_{comp2}

从 P_5' 流向 S_7 的位移电流为：

$$i_{P_5'S_7_comp2} = \frac{C_{comp2} \cdot V_{in}}{\Delta t} \quad (5.20)$$

若要使总共模电流为 0，则需要式 (5.16) 与式 (5.20) 之差为 0，此时有：

$$C_{comp2} = \Delta C \quad (5.21)$$

可以看出 C_{comp1} 和 C_{comp2} 值相同，起到的效果也相同。

如图 5.18 (c) 所示为第三种补偿方法，在 P_{5A}' 与 S_{7B} 之间增加补偿电容 C_{comp3} ，在 t_0 - t_1 时间段内， P_{5A}' 正向跳变， S_{7B} 负向跳变，其幅值均为 V_{in} ，则经由 C_{comp3} 从 P_5' 流向 S_7 的位移电流为：

$$i_{P_5'S_7_comp3} = \frac{C_{comp3} \cdot 2V_{in}}{\Delta t} \quad (5.22)$$

若要使总共模电流为 0，则需要式 (5.16) 与式 (5.22) 之差为 0，此时有：

$$C_{comp3} = \frac{\Delta C}{2} \quad (5.23)$$

虽然采用电容补偿法能优化共模噪声的抵消效果，但由于补偿电容本身也存在参数一致性的问题，因此该方法适用于原理验证，不适合批量使用。

5.3.3.2 对称布局法

消除电容误差的另一种办法是保证 PCB 布局与加工精确度一致。一般来说，同一批加工的 PCB，在同一层、同一个位置的一致性较好，因此，为保证 $C_{P_5'S_7}$ 等于 $C_{P_6'S_1}$ ，则需要将 P_5' 与 P_6' 布局在同一层，如图 5.19 所示为一种布局办法，其中 P_5 与 P_5' 经由过孔并联， P_6 与 P_6' 经由过孔并联，且 P_5' 和 P_6' 布局在同一层，如果其绕组形状一致，则可以保证 $C_{P_5'S_7}$ 等于 $C_{P_6'S_1}$ 几乎相等。需要说明的是，图 5.19 中的绕组结构仅作示意，实际中也可以采用其他使电容相等的对称布局。




图 5.19 对称布局的绕组示意图

5.4 实验验证与讨论

5.4.1 样机参数

为验证采用绕组并联均压的元胞化 DCX 反相工作时的共模噪声抵消效果，本文在第三章图 3.20 所搭建的元胞化 RDCX 实验样机基础上，选择其中的 DCX 部分进行实验验证，样机参数如表 5.2 所示，样机实物如图 5.20 所示，其中虚线框内即为 DCX。

表 5.2 MHz 元胞化 DCX 样机参数

输入电压	400V	原副边开关管	BSZ037N06LS5
输出电压	480V	DCX 工作频率	1MHz
输出功率	2.3kW	死区时间 Δt	70ns
谐振电感	$\sim 3\text{nH}$	电容误差 ΔC	$\sim 25\text{pF}$
谐振电容	$4.9\mu\text{F} \times 2$	变压器磁芯材质	DMR51W
励磁电感	$1.6\mu\text{H}$	变压器匝比	10:12
元胞输入输出电容	$3.3\mu\text{F}$		(每个元胞 1 匝)




图 5.20 采用绕组并联均压的元胞化 CLLC DCX 样机

5.4.2 波形测试

图 5.21 分别给出了不同控制下的关键波形，其中 v_{P5} 和 v_{P6} 分别是 P5 和 P6 元胞的开关管桥臂下管源-漏极电压， i_{LISN} 为流过地线的电流。从图 5.21 (a) 和图 5.21 (b) 中可以看出采用反相控制后，共模电流虽然有所减小，但由于 ΔC 的存在，并未被完全抵消，经测试 C_{P5_S7} 比 C_{P6_S1} 小约 25pF。




图 5.21 不同情况下的关键波形

为验证电容补偿后的效果,这里采用补偿方法 1,在 P_{5B}' 与 S_{7B} 之间加入补偿电容 C_{comp1} , 其容值为 5pF, 材质为 C0G, 耐压 1000V。图 5.22 (a) 为增加补偿电容后的测试波形, 可以看出共模电流进一步减小, 但仍未被完全抵消, 主要原因是电容不完全匹配; 图 5.22 (b) 为采用对称布局之后的测试波形, 可以看出共模电流几乎被完全抵消, 经测试, 采用对称布局后, ΔC 约为 2.5pF。




图 5.22 消除电容不匹配后的关键波形

5.4.3 共模噪声测试

测试环境与第三章中的图 3.22 相同, 此处不再赘述。如图 5.23 所示为同相和反相工作的共模噪声测试对比, 可以发现在基波和三次谐波处, 噪声幅值仅下降约 3dB μ V, 经测试 ΔC 约为 25pF, 根据图 5.17 可知, 基波理论上共模噪声约 101dB μ V, 实测 102-103dB μ V, 基本符合分析。




图 5.23 同相控制与反相控制共模噪声测试频谱

图 5.24 为增加 5pF 补偿电容与未增加电容的共模噪声测试对比，可以看出增加电容之后，在 1-7MHz 频率范围内，噪声下降 8-10dB μ V。经补偿后， ΔC 约为 20pF，根据图 5.17 可知，基波理论预测值为 98dB μ V 左右，实测值为 96dB μ V，基本符合预测。

图 5.25 为采用对称布局与未采用对称布局的共模噪声测试对比，在 1MHz 基波频率位置，噪声下降接近 20dB μ V，在 3-9MHz 范围内，噪声下降约 8-15dB μ V。在采用对称布局后， ΔC 约为 2.5pF，根据图 5.17 可知，基波理论预测值为 80dB μ V 左右，实测值为 82dB μ V，基本符合预测。




图 5.24 补偿电容后的共模噪声测试频谱




图 5.25 对称布局的共模噪声测试频谱

最后将同相工作与反相工作结合对称布局的 DCX 频谱对比后绘制在图 5.26 中，从图中可知，采用反相控制并保证布局对称后，共模噪声下降 23dB μ V。由于忽略了其他寄生电容，对于 10-30MHz 频段，共模噪声抑制效果不明显，后续可以对高频段继续建模分析。




图 5.26 同相控制与反相控制+对称布局的共模噪声测试频谱对比

5.4.4 效率测试

对反相工作的元胞化 CLLC DCX 进行效率测试，并与同相工作的电路进行对比，结果被绘制于图 5.27 中，可以看出效率几乎没有下降。




图 5.27 效率测试

5.4.5 采用综合方案的元胞化 RDCX 测试

5.4.5.1 共模噪声测试

将本章提出的采用绕组并联均压的反相工作元胞化 DCX 电路应用于采用单母线飞跨电容调压电路的元胞化 RDCX 中，并将测得的共模噪声与第三章中的原始元胞化 RDCX 进行对比，得到的结果如图 5.28 所示。经对比可以发现，采用综合方案后，元胞化 RDCX 中由调压电路引起的 120kHz 倍频噪声与 DCX 引起的 MHz 倍频噪声均被抑制。





(a) 共模噪声测试 $D=0.25$ (b) 共模噪声测试 $D=0.5$ (c) 共模噪声测试 $D=0.625$ (d) 共模噪声测试 $D=0.875$

图 5.28 采用综合方案的元胞化 RDCX 共模噪声测试

5.4.5.2 插入损耗与效率测试

根据前文分析可知,采用级联 Buck 调压的元胞化 RDCX 噪声最恶劣点在占空比等于 0.25 时,而采用 6 电平飞跨电容调压的元胞化 RDCX 在占空比等于 0.5 时 5 倍频共模噪声幅值最高,两种情况下的插入损耗如图 5.29 所示。常见的单级 LC 和两级 LCLC 共模滤波器分别能够提供 40dB/dec 和 80dB/dec 的插入损耗^[134]。由此可知若采用单级 LC 滤波器,则使用级联 Buck 与使用综合方案的元胞化 RDCX 截止频率分别为 10kHz 和 160kHz,若采用两级 LCLC 滤波器,则截止频率将从 50kHz 提升到 400kHz。




图 5.29 插入损耗对比

根据前文的式 (3.28)，可以得出 L_{CM} 与 C_Y 的关系如图 5.30 所示。仍然取 Y 电容为 44nF，则对采用级联 Buck 调压电路的 RDCX 来说，若采用单级滤波器，则 L_{CM} 需要 5.76mH，若采用两级滤波器，则需要两颗 0.46mH 的共模电感；而对采用综合方案的 RDCX 来说，单级滤波器仅需一颗 22.5μH 的电感，若采用两级滤波器，则仅需两颗 7.2μH 的电感。






图 5.30 共模滤波器设计曲线

为大致估算整机的功率密度，本章选择横店东磁 DN85H 材质的磁环设计共模电感并估算体积，对采用级联 Buck 调压电路的 RDCX，采用两颗型号为 H36X23X15P 的磁环^[171]，以 1mm 直径的铜线绕制 22 匝，而对采用综合方案的 RDCX，则只需选择一颗型号为 H16X10X10P 的磁环^[174]，以 1mm 直径的铜线绕制 7 匝。图 5.31 绘制出共模滤波器体积对比和样机总体积对比，可以看出采用综合方案的 RDCX 滤波器体积降低了 80%，使

得样机整体体积缩小约 50%，功率密度从 390W/in³ 提升到接近 800W/in³，并且只需要单级滤波器即可满足相应标准。



(a) 原始方案与综合方案共模滤波器体积对比



(b) 样机总体积对比

图 5.31 体积对比

图 5.32 展示了采用综合方案和原始方案的元胞化 RDCX 效率对比^[173]，可以看出效率几乎没有下降，满载峰值效率接近 98%。




图 5.32 效率测试

5.5 本章小结

将元胞化 RDCX 电路中由调压电路引起的低频噪声抑制之后, 由 MHz 元胞化 DCX 电路引起的高频开关噪声将主导滤波器设计, 因此需要对 MHz 噪声进行进一步抑制以减小滤波器体积。平面变压器原副边耦合紧密, 其层间寄生电容将为共模噪声提供更低阻抗的路径, 使共模噪声更恶劣。此外, 经过绕组排布或屏蔽等方式对变压器传导的噪声抑制后, 由对大地寄生电容传导的共模噪声幅值仍然较高, 阻碍了滤波器体积进一步减小。

针对上述问题, 本章首先探究元胞化 DCX 中变压器绕组接法对噪声的影响, 通过改变绕组连接方式抑制流经变压器层间寄生电容的位移电流, 使共模噪声下降 20dB μ V。更进一步地, 提出了一种采用绕组并联均压的反相工作元胞化 DCX 电路, 在不增加器件, 不增加损耗的前提下, 有效抑制由空间电容传导的 MHz 开关共模噪声, 并在此基础上, 提出了电容补偿法和对称布局方法, 优化共模噪声抑制效果, 使共模噪声进一步下降 23dB μ V。

最后, 将本章提出的反相工作元胞化 DCX 与第四章基于静点构造法的元胞化 RDCX 电路结合并进行实验验证。经测试, 调压电路低频开关噪声源和 DCX MHz 开关噪声源引起的共模噪声均被有效抑制。采用综合方案的 RDCX 相比原始方案, 由需要两颗 0.5mH 的共模电感降至仅需要一颗 22.5 μ H 共模电感, 其滤波器体积下降约 80%, 元胞化 RDCX 整体功率密度接近 800W/in³, 且几乎不降低效率。

第六章 总结与展望

6.1 本文工作总结

随着电池容量的提升和用户对快速充电的需求,业界对电动汽车的车载充电机提出了更高效率和更高功率密度的目标。由于车载充电机需要大体积的 EMI 滤波器满足相应标准,这限制了功率密度的进一步提升。本文以高效率高功率密度的两级车载充电机为基础,以后级隔离型 DC-DC 变换器为研究对象,从低噪声拓扑构造、屏蔽层构造和低噪声控制方法等方面对电路开关共模噪声的抑制技术开展研究,主要创新点和研究内容总结为以下几个方面:

- 提出了一种非对称中心抽头整流结构,无需增加额外元器件,即可有效抑制半桥 LLC 谐振变换器开关共模噪声;

半桥 LLC 谐振变换器由于其不对称的拓扑结构导致共模噪声幅值较高,而传统共模噪声抑制方法一般需要加入屏蔽层、补偿绕组或电感电容等无源器件,不但增加了损耗,而且噪声抑制效果受器件参数一致性影响。本文第二章针对半桥变换器提出了一种非对称中心抽头整流结构,通过交换一组副边绕组和整流二极管的位置,调整副边绕组上的电位变化,构造原副边开关噪声抵消结构。与传统抑制方法相比,所提结构无需增加任何器件,也不改变变压器结构,在不牺牲效率的前提下,实现了半桥 LLC 谐振变换器开关共模噪声的抑制。实验结果证明了所提出的非对称中心抽头整流结构的共模噪声抑制有效性。

- 提出了一种完全屏蔽的绕组结构,有效抑制 RDCX 拓扑中由低频调压电路引起的共模噪声;

MHz 元胞化 RDCX 变换器能在实现宽输出电压范围的同时保持高效率,但由副边调压电路的低频开关噪声源引起的共模噪声将通过 DCX 变压器的层间寄生电容传导至原边,使频谱中出现低频噪声,降低了滤波器的转折频率。本文第三章针对上述问题,首先对 MHz 元胞化 RDCX 变换器的共模等效电路进行建模,在此基础上,利用 PCB 绕组的屏蔽特性,提出了一种完全屏蔽的绕组结构,通过优化绕组排布结构,在保证原副边交错的前提下,利用主要副边绕组屏蔽辅助副边绕组,阻断低频开关噪声传导路径,并利用绕组并联降低直流电阻,减小损耗。实验结果证明所推导的共模等效模型相对准确,所提出的自屏蔽绕组结构能将调压电路低频开关引起的噪声降低 40dB,使滤波器体积减小约 2/3,变换器整

体功率密度提高 40%，达到 $550\text{W}/\text{in}^3$ ，同时将低电压输出时的效率提高约 0.2%。

- 提出了一种飞跨电容调压元胞化 RDCX 拓扑，消除调压电路低频噪声在变压器层间寄生电容的传导通路，实现低频开关噪声的有效抑制；

MHz 元胞化 RDCX 变换器中由调压电路的低频开关引起的共模噪声将使滤波器体积增加，采用第三章中的屏蔽方法抑制共模噪声虽然简单有效，但其改变了绕组结构，无法实现变压器最优设计。本文第四章针对上述问题，从共模等效模型出发，基于静点构造法提出了抑制调压电路开关噪声的单母线飞跨电容调压元胞化 RDCX 电路，彻底消除共模噪声的变压器传导路径。另外，采用多电平级联 Buck 电路作为调压电路时，电平数受到 DCX 辅助副边数限制，而采用所提出的拓扑结构，调压电路电平数选择更为灵活自由。实验结果证明所提出的飞跨电容调压电路的元胞化 RDCX 拓扑结构能将低频开关噪声降低超过 60dB，使变换器整体功率密度提高约一倍，达到约 $700\text{W}/\text{in}^3$ ，同时满载峰值效率接近 98%。

- 提出了一种采用绕组并联均压的反相工作元胞化 DCX 电路，通过使 MHz 元胞之间反相运行形成抵消结构，抑制由空间电容传导的 MHz 共模噪声。

将元胞化 RDCX 电路中调压电路低频开关引起的共模噪声抑制后，MHz 元胞化 DCX 产生的高频共模噪声将主导滤波器设计。平面变压器原副边耦合紧密，其层间寄生电容为共模噪声提供更低阻抗的路径，使共模噪声更恶劣。此外，对变压器传导的噪声进行抑制后，由对大地寄生电容传导的共模噪声幅值仍然较高，阻碍了滤波器体积进一步减小。本文第五章针对上述问题，探究低噪声的变压器绕组接法，降低流经变压器的共模电流。更进一步地，提出了一种采用绕组并联均压的反相工作元胞化 DCX 电路，通过使 MHz 元胞之间反相运行形成抵消结构抵消由空间寄生电容传导的 MHz 开关共模噪声，并提出对称布局方法，优化抵消效果。实验结果证明，所提出的反相工作元胞化 DCX 使 MHz 开关噪声下降 23dB。最后将所提电路与第四章结合，使元胞化 RDCX 电路中调压电路低频开关和 MHz DCX 高频开关引起的共模噪声均被有效抑制，显著减小滤波器体积，变换器整体功率密度约提升至原有的 2 倍，接近 $800\text{W}/\text{in}^3$ ，同时满载峰值效率接近 98%。

6.2 现有工作不足及未来工作展望

EMI 滤波器在车载充电机中占据较大空间，从变换器原始噪声角度出发抑制其噪声幅值，对提高车载充电机的功率密度有重要意义。本文基于高效率高密度的车载充电机样机，重点对其后级隔离 DC-DC 变换器的低噪声拓扑构造、屏蔽层构造以及低噪声控制方式等

方面进行了初步探索并解决了部分问题，但仍有许多问题有待进一步研究，其中包括：

- 针对两电平半桥 LLC 电路，本文提出的非对称中心抽头整流结构实现了对共模噪声的抑制，但其抑制效果受变压器层间寄生电容对称性的影响。后续工作可以考虑从变压器结构出发，优化其绕组绕制方式，以更好抑制共模噪声。
- 针对 MHz 元胞化 RDCX 电路，本文提出基于 PCB 绕组的自屏蔽针对其主功率部分的共模噪声进行抑制，但对实际车载充电机系统而言，还需要考虑驱动电路等部分，后续需要考虑研究其驱动电路对共模噪声的影响。
- 对于本文所提出的采用单母线飞跨电容调压电路的低噪声元胞化 RDCX 电路，需要考虑飞跨电容均压情况，后续可以研究其自然均压的方法，简化控制。此外，还需要针对电路的动态特性等方面开展进一步研究。
- 对于本文所提出的反相工作元胞化 DCX 电路，其对于 10MHz 以下频段抑制效果较好，对于 10-30MHz 频段几乎没有效果，后续需要针对高频段研究其噪声模型和抑制方法。
- 为充分了解车载充电机的 EMI 特性，本文针对后级 DC-DC 研究其共模噪声特性，后续需要加入前级 PFC 电路，对整机系统的噪声进行测试。

参考文献

- [1] The Energy Institute. 2023 Statistical Review of World Energy [EB/OL]. https://www.energyinst.org/data/assets/pdf_file/0004/1055542/EI_Stat_Review_PDF_single_3.pdf
- [2] 中华人民共和国国家发展改革委, 国家能源局. 《“十四五”现代能源体系规划》[EB/OL]. <https://www.gov.cn/zhengce/zhengceku/2022-03/23/5680759/files/ccc7dffca8f24880a80af12755558f4a.pdf>
- [3] European Parliament. European Climate Law [EB/OL]. [https://www.europarl.europa.eu/RegData/etudes/BRIE/2020/649385/EPRS_BRI\(2020\)649385_EN.pdf](https://www.europarl.europa.eu/RegData/etudes/BRIE/2020/649385/EPRS_BRI(2020)649385_EN.pdf)
- [4] U.S. Department of State: The United States Officially Rejoins the Paris Agreement [EB/OL]. <https://www.state.gov/the-united-states-officially-rejoins-the-paris-agreement/>
- [5] 中华人民共和国中央人民政府: 《中国应对气候变化的政策与行动》白皮书 [EB/OL]. https://www.gov.cn/zhengce/2021-10/27/content_5646697.htm
- [6] 中国汽车工业协会: 2013-2022年新能源汽车销量 [EB/OL]. <http://www.caam.org.cn/tjsj>
- [7] 巨量算数, 中国汽车工业协会等: 《2022中国新能源汽车发展趋势白皮书》[EB/OL]. <https://trendinsight.oceanengine.com/arithmet-report/detail/733>
- [8] Yilmaz M, Krein P T. Review of Battery Charger Topologies, Charging Power Levels, and Infrastructure for Plug-In Electric and Hybrid Vehicles [J]. IEEE Transactions on Power Electronics, 2013, 28(5): 2151-2169.
- [9] Salmon J C. Circuit topologies for PWM boost rectifiers operated from 1-phase and 3-phase AC supplies and using either single or split DC rail voltage outputs[C]. Applied Power Electronics Conference and Exposition, 1995. Apec '95. Conference Proceedings. IEEE, 1995:473-479 vol.1.
- [10] Mitchell D M. AC-DC Converter having an improved power factor: US, US4412277[P]. 1983.
- [11] Tollik D, Pietkiewicz A. Comparative analysis of 1-phase active power factor correction topologies[C]. Telecommunications Energy Conference, 1992. Intelec '92. International. IEEE, 1992:517-523.
- [12] De Souza A F, Barbi I. High power factor rectifier with reduced conduction and commutation losses[C]. Telecommunication Energy Conference, 1999. Intelec '99. the, International. IEEE, 1999:5 pp.
- [13] Kasper M, Bortis D, Deboy G, et al. Design of a Highly Efficient (97.7%) and Very Compact (2.2 kW/dm³) Isolated AC-DC Telecom Power Supply Module Based on the Multicell ISOP Converter Approach[J]. IEEE Transactions on Power Electronics, 2017, 32(10): 7750-7769.
- [14] Lei Y, Barth C, Qin S, et al. A 2-kW Single-Phase Seven-Level Flying Capacitor Multilevel Inverter With an Active Energy Buffer[J]. IEEE Transactions on Power Electronics, 2017, 32(11): 8570-8581.

- [15] Wu J, Qi Y, et al. A Unified Switch Loss Model and Design Consideration for Multilevel Boost PFC With GaN Devices[J]. CPSS Transactions on Power Electronics and Applications, 2021, 6(4): 349–358.
- [16] Wang H, Dusmez S, Khaligh A. Design and Analysis of a Full-Bridge LLC-Based PEV Charger Optimized for Wide Battery Voltage Range [J]. IEEE transactions on vehicular technology, 2014, 63(4): 1603-1613.
- [17] Shafiei N, Ordonez M, Craciun M, et al. Burst Mode Elimination in High-Power LLC Resonant Battery Charger for Electric Vehicles [J]. IEEE Transactions on Power Electronics, 2016, 31(2): 1173-1188.
- [18] Xu H, Yin Z, Zhao Y, et al. Accurate Design of High-Efficiency LLC Resonant Converter With Wide Output Voltage [J]. IEEE Access, 2017, 5: 26653-26665.
- [19] Zhang Z, Liu C, Wang M, et al. High-Efficiency High-Power-Density CLLC Resonant Converter With Low-Stray-Capacitance and Well-Heat-Dissipated Planar Transformer for EV On-Board Charger [J]. IEEE Transactions on Power Electronics, 2020, 35(10): 10831-10851.
- [20] Zhang Z, Jin T, Xiao X, et al. A Novel Bidirectional Five-Level Multimode CLLC Resonant Converter [J]. IEEE Transactions on Power Electronics, 2022, 37(6): 6972-6985.
- [21] Zhao L, Pei Y, Wang L, et al. Design Methodology of Bidirectional Resonant CLLC Charger for Wide Voltage Range Based on Parameter Equivalent and Time Domain Model [J]. IEEE Transactions on Power Electronics, 2022, 37(10): 12041-12064.
- [22] Vinciarelli P. FACTORIZED POWER ARCHITECTURE WITH POINT OF LOAD SINE AMPLITUDE CONVERTERS: USA, US006984965B2[P]. 06/10/2006.
- [23] Richard W. Farrington M F S. INTERMEDIATE BUS ARCHITECTURE WITH A QUASI-REGULATED BUS CONVERTER: USA, US007787261B2[P]. 08/31/2010.
- [24] Fu M, Fei C, Yang Y, et al. A GaN-Based DC–DC Module for Railway Applications: Design Consideration and High-Frequency Digital Control[J]. IEEE Transactions on Industrial Electronics, 2020, 67(2): 1638–1647.
- [25] Jin F, Nabih A, Chen C, et al. A High Efficiency High Density DC/DC Converter for Battery Charger Applications[C]. 2021 IEEE Applied Power Electronics Conference and Exposition (APEC). Phoenix, AZ, USA: IEEE, 2021. 1767–1774.
- [26] Chiu H, Lo Y, Tseng P, et al. High-efficiency battery charger with cascode output design[J]. IET Power Electronics, 2014, 7 (7): 1725-1735.
- [27] Liu T, Wu X, Yang S. 1 MHz 48–12 V Regulated DCX With Single Transformer[J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2021, 9(1): 38–47.
- [28] Design of High-density Isolated Bi-directional Soft-switching Resonant DC-DC Converter with Partial Power Processing[EB/OL]. https://cpes.vt.edu/library/viewnug_get/1023.
- [29] Carrasco J A, Weinberg A H, Maset E, et al. A high-efficiency regulation technique for a zero-voltage zero-current power switching converter[J]. IEEE Transactions on Power Electronics, 1998, 13 (4): 739-747.
- [30] Julu S, Ming X, Reusch D, et al. High efficiency quasi-parallel Voltage Regulators[C]. 2008 Twenty-Third Annual IEEE Applied Power Electronics Conference and Exposition, 2008: 811817.

- [31] Liu C, Gu B, Lai J, et al. High-Efficiency Hybrid Full-Bridge–Half-Bridge Converter With Shared ZVS Lagging Leg and Dual Outputs in Series[J]. IEEE Transactions on Power Electronics, 2013, 28 (2): 849–861.
- [32] Wu X, Chen H, Qian Z. 1-MHz LLC Resonant DC Transformer (DCX) With Regulating Capability[J]. IEEE Transactions on Industrial Electronics, 2016, 63(5): 2904–2912.
- [33] Wu X, Shi H. High Efficiency High Density 1 MHz 380–12 V DCX With Low FoM Devices[J]. IEEE Transactions on Industrial Electronics, 2020, 67(2): 1648–1656.
- [34] Li G, Wu X. A 98.4% Efficiency 380V-12V DCX With 1.3kW/in³ Power Density Using Low NFoM Devices and Resonant Drive Transformer[J]. IEEE Transactions on Power Electronics, 2022, 37(10): 12346–12356.
- [35] 黄新隆. 元胞化宽电压范围两级DC-DC设计与验证[EB/OL]. <https://pmic.zju.edu.cn/wp-content/uploads/2022/12/5.元胞化宽电压范围两级DC-DC设计与验证.pdf>.
- [36] Fan G, Wu X, Liu T, et al. High-Efficiency High-Density MHz Cellular DC/DC Converter for On-Board Charger[J]. IEEE Transactions on Power Electronics, 2022, 37(12): 15666–15677.
- [37] NLG667 [EB/OL]. <https://www.brusa.biz/portfolio/nlg667/?lang=en>.
- [38] 6.6kW On-board Charger[EB/OL]. <http://www.zjevt.com/product/type/10015.html>
- [39] 7.2kW On-board Charger[EB/OL]. <https://www.eaton.com.cn/gb/en-gb/catalog/emobility/on-board-charger.html>
- [40] Gadelrab R, Yang Y, Li B, et al. High-Frequency High-Density Bidirectional EV Charger[C] 2018 IEEE Transportation Electrification Conference and Expo (ITEC). Long Beach, CA, USA: IEEE, 2018.687–694.
- [41] Zhang S, Lan G, Dong Z, et al. A High Efficiency two-stage ZVS AC/DC converter with all SiC MOSFET[C]. 2017 IEEE 3rd International Future Energy Electronics Conference and ECCE Asia (IFEEC 2017 - ECCE Asia). Kaohsiung, Taiwan: IEEE, 2017.163–169.
- [42] Huang T, Zhao W, Wu X. Single Phase High Power Density MISN PFC Converter[C]. 2022 IEEE Energy Conversion Congress and Exposition (ECCE). Detroit, MI, USA: IEEE, 2022.1–5.
- [43] Yang Y. EMI Noise Reduction Techniques for High Frequency Power Converters[D]. Virginia Polytechnic Institute and State University, 2018.
- [44] 季清. Boost PFC变换器的传导电磁干扰研究[D]. 南京航空航天大学, 2014.
- [45] Zijian Wang, Shuo Wang, Chuanyun Wang, et al. DM EMI noise prediction in constant on-time PFC[C] 2009 IEEE Energy Conversion Congress and Exposition. San Jose, CA: IEEE, 2009.3437–3442.
- [46] Wang Z, Wang S, Kong P, et al. DM EMI noise analysis for critical conduction mode PFC[C] 2011 Twenty-Sixth Annual IEEE Applied Power Electronics Conference and Exposition (APEC). Fort Worth, TX, USA: IEEE, 2011.1475–1481.
- [47] Wang Z, Wang S, Kong P, et al. DM EMI Noise Prediction for Constant On-Time, Critical Mode Power Factor Correction Converters[J]. IEEE Transactions on Power Electronics, 2012, 27(7): 3150–3157.
- [48] Wang Z. Conducted EMI Noise Prediction and Filter Design Optimization[D]. Virginia Polytechnic Institute and State University, 2016.
- [49] 杨飞. 采用耦合电感的交错并联Boost PFC变换器[D]. 南京航空航天大学, 2013.

- [50] Yang F, Ruan X, Ji Q, et al. Input Differential-Mode EMI of CRM Boost PFC Converter[J]. IEEE Transactions on Power Electronics, 2013, 28(3): 1177–1188.
- [51] Ji Q, Ruan X, Xie L, et al. Conducted EMI Spectra of Average-Current-Controlled Boost PFC Converters Operating in Both CCM and DCM[J]. IEEE Transactions on Industrial Electronics, 2015, 62(4): 2184–2194.
- [52] Ji Q, Ruan X, Ye Z. The Worst Conducted EMI Spectrum of Critical Conduction Mode Boost PFC Converter[J]. IEEE Transactions on Power Electronics, 2015, 30(3): 1230–1241.
- [53] Wu Xin, Pong M H, Lu Z Y, et al. Novel boost PFC with low common mode EMI: modeling and design[C] APEC 2000. Fifteenth Annual IEEE Applied Power Electronics Conference and Exposition (Cat. No.00CH37058). New Orleans, LA, USA: IEEE, 2000.178–181.
- [54] Kong P, Wang S, Lee F C. Common Mode EMI Noise Suppression for Bridgeless PFC Converters[J]. IEEE Transactions on Power Electronics, 2008, 23(1): 291–297.
- [55] Kong P, Wang S, Lee F C, et al. Common-Mode EMI Study and Reduction Technique for the Interleaved Multichannel PFC Converter[J]. IEEE Transactions on Power Electronics, 2008, 23(5): 2576–2584.
- [56] Yang Y, Mu M, Liu Z, et al. Common mode EMI reduction technique for interleaved MHz critical mode PFC converter with coupled inductor[C] 2015 IEEE Energy Conversion Congress and Exposition (ECCE). Montreal, QC, Canada: IEEE, 2015.233–239.
- [57] Cobb J, Nasir. Mitigation of Common mode Noise for PFC Boost Converter by Balancing Technique[C] 8th IET International Conference on Power Electronics, Machines and Drives (PEMD 2016). Glasgow, UK: Institution of Engineering and Technology, 2016.5.-5.
- [58] Wang S, Lee F C, Li Q. Improved Balance Technique for Common-Mode Noise Suppression of PCB-Based PFC[J]. IEEE Transactions on Power Electronics, 2022, 37(4): 4174–4182.
- [59] Mohammed S A Q and Jung J W. A State-of-the-Art Review on Soft-Switching Techniques for DC-DC, DC-AC, AC-DC, and AC-AC Power Converters[J]. IEEE Transactions on Industrial Informatics, 2021, 17(10): 6569-6582.
- [60] Yi Q, Wu Y, Yang F, et al. An Investigation of Snubber and Protection Circuits Connections for Power-Electronic Switch in Hybrid DC Circuit Breaker[C]. IEEE 10th International Symposium on Power Electronics for Distributed Generation Systems, 2019.
- [61] 陈嘉楠. 三相PWM逆变器传导电磁干扰主动抑制方法研究[D]. 华中科技大学, 2021.
- [62] Vilathgamuwa M, Deng J, Tseng K J. EMI suppression with switching frequency modulated DC-DC converters[J]. IEEE Industry Applications Magazine, 1999, 5(6): 27–33.
- [63] Yang Z, Li H, Liu C, et al. Accurate Modeling and Stability Analysis for Chaotic PWM Boost Converters Based on Describing Function Method[C] IECON 2019 - 45th Annual Conference of the IEEE Industrial Electronics Society. Lisbon, Portugal: IEEE, 2019.1585–1590.
- [64] Li H, Li Z, Zhang B, et al. Design of Analogue Chaotic PWM for EMI Suppression[J]. IEEE Transactions on Electromagnetic Compatibility, 2010, 52(4): 1001–1007.

- [65] Huang R, Ji Q, Xie L, et al. Analysis of Conducted Electromagnetic Noise Spectra Reduction for Flyback Converter Using Frequency Dithering Technique[C] 2020 IEEE Energy Conversion Congress and Exposition (ECCE). Detroit, MI, USA: IEEE, 2020.5870–5874.
- [66] 贾铭浩.基于混沌扩频和有源箝位电路方法的反激变换器共模传导干扰抑制研究[D]. 广西大学, 2022.
- [67] Park H-P, Kim M, Jung J-H. Spread Spectrum Technique to Reduce EMI Emission for an LLC Resonant Converter Using a Hybrid Modulation Method[J]. IEEE Transactions on Power Electronics, 2018, 33(5): 3717–3721.
- [68] Park H-P, Kim M, Jung J-H. Spread-Spectrum Technique Employing Phase-Shift Modulation to Reduce EM Noise for Parallel-Series LLC Resonant Converter[J]. IEEE Transactions on Power Electronics, 2019, 34(2): 1026–1031.
- [69] Kim M, Park H-P, Jung J-H. Spread Spectrum Technique for Current-Fed LLC Resonant Converter with Tight Output Voltage Regulation[C] 2019 IEEE Energy Conversion Congress and Exposition (ECCE). Baltimore, MD, USA: IEEE, 2019.6449–6453.
- [70] 陈文洁, 杨旭, 王兆安.集成模块用有源电磁干扰滤波器设计[J]. 中国电机工程学报, 2005(24): 51–55.
- [71] Katzir L, Singer S. Reduction of common-mode electromagnetic interference in isolated converters using Negative feedback[C] 2006 IEEE 24th Convention of Electrical & Electronics Engineers in Israel. Eilat, Israel: IEEE, 2006.180–183.
- [72] 郑宪龙, 和军平, 唐志.DC/DC开关电源有源共模EMI滤波器的研制[J]. 电力电子技术, 2007(12): 45–47.
- [73] Li B, Li Q, Lee F C, et al. A symmetrical resonant converter and PCB transformer structure for common mode noise reduction[C] 2017 IEEE Energy Conversion Congress and Exposition (ECCE). Cincinnati, OH: IEEE, 2017.5362–5368.
- [74] Borage M, Tiwari S, Kotaiah S. Common-mode noise source and its passive cancellation in full-bridge resonant converter[C]. 8th International Conference on Electromagnetic Interference and Compatibility. Chennai, India: IEEE, 2003.9–14.
- [75] 刘颜.270V转28V航空直流变换器的传导噪声抑制及样机研制[D]. 南京航空航天大学, 2020.
- [76] 刘颜, 张方华.一种适用于全桥LLC变换器的共模噪声抑制方法[J]. 电源学报, 2021, 19(2): 193–197.
- [77] Kim K-W, Jeong Y, Kim J-S, et al. Low Common-Mode Noise Full-Bridge LLC Resonant Converter With Balanced Resonant Tank[J]. IEEE Transactions on Power Electronics, 2021, 36(4): 4105–4115.
- [78] Chu Y, Kumar A, Ramadass Y. Common-Mode EMI Cancellation in Full-Bridge Based Isolated DC-DC Converters[C] 2021 IEEE Applied Power Electronics Conference and Exposition (APEC). Phoenix, AZ, USA: IEEE, 2021.284–291.
- [79] He B, Chen Y, Liu W, et al. Investigation and Reduction of Common Mode Current in Center-Tapped Transformer of LLC Resonant Converters[C] 2022 IEEE Applied Power Electronics Conference and Exposition (APEC). Houston, TX, USA: IEEE, 2022.1686–1691.

- [80] Cao Y, Ren P, Huang X, et al. Common-Mode Noise Mitigation Method for Planar Transformer Based on FB LLC converter[C] 2022 Asia-Pacific International Symposium on Electromagnetic Compatibility (APEMC). Beijing, China: IEEE, 2022.702–705.
- [81] Zhou C, Zhang F, Xu C. Research on Symmetrical Integrated Matrix Transformer Applied to Full-Bridge LLC Resonant Converter for CM noise Cancellation[J]. IEEE Transactions on Power Electronics,2023: 1–12.
- [82] Amjadifard R, Bina M T, Khaloozadeh H, et al. Suggesting a Non-Unity Turn Ratio Two-Winding Coupled Inductor for Filtering CM EMI Noise in an SRC[J]. IEEE Transactions on Consumer Electronics,2023: 1–1.
- [83] Xie L, Ruan X, Ye Z. Reducing Common Mode Noise in Phase-Shifted Full-Bridge Converter[J]. IEEE Transactions on Industrial Electronics,2018, 65(10): 7866–7877.
- [84] Xie L, Ruan X, Zhu H, et al. Common-Mode Noise Reduction in Phase-Shifted Full-Bridge Converter by Common-Mode Voltage Cancellation[C] 2020 IEEE 9th International Power Electronics and Motion Control Conference (IPEMC2020-ECCE Asia). Nanjing, China: IEEE, 2020.634–639.
- [85] Kim T, Kim K-W, Choi S-H, et al. A Full-Bridge Converter with Asymmetric Duty Cycle Control for Low Common Mode Noise[C] 2021 IEEE 12th Energy Conversion Congress & Exposition - Asia (ECCE-Asia). Singapore, Singapore: IEEE, 2021.1686–1691.
- [86] Vedde A, Neuburger M, Spanos K, et al. Reduction of Common Mode EMI Emissions by Optimizing the Planar Transformer of Phase-Shifted Full-Bridge DC/DC Converters[C] 2021 23rd European Conference on Power Electronics and Applications (EPE'21 ECCE Europe). Ghent, Belgium: IEEE, 2021.1–9.
- [87] Jiang D, Wang Z, Chen W, et al. Common-mode Electromagnetic Interference Mitigation for Solid-state Transformers[J]. Chinese Journal of Electrical Engineering,2022, 8(3): 22–36.
- [88] Shoyama M, Ge Li, Ninomiya T. Balanced switching converter to reduce common-mode conducted noise[J]. IEEE Transactions on Industrial Electronics,2003, 50(6): 1095–1099.
- [89] Bai Y, Yang X, Zhang D, et al. Conducted EMI Mitigation Schemes in Isolated Switching-Mode Power Supply Without the Need of a Y-Capacitor[J]. IEEE Transactions on Power Electronics,2017, 32(4): 2687–2703.
- [90] Saket M A, Ordonez M, Shafiei N. Planar Transformers With Near-Zero Common-Mode Noise for Flyback and Forward Converters[J]. IEEE Transactions on Power Electronics,2018, 33(2): 1554–1571.
- [91] Saket M A, Ordonez M, Craciun M, et al. Improving Planar Transformers for LLC Resonant Converters: Paired Layers Interleaving[J]. IEEE Transactions on Power Electronics,2019, 34(12): 11813–11832.
- [92] Han Y, Yang J, Wu X. Suppressing Methods of Common-Mode Noise in LLC Resonant DC-DC Converters[C] 2019 IEEE Applied Power Electronics Conference and Exposition (APEC). Anaheim, CA, USA: IEEE, 2019.823–827.
- [93] Kim K-W, Jeong Y, Kim J-S, et al. Low Common-Mode Noise LLC Resonant Converter With Static-Point-Connected Transformer[J]. IEEE Transactions on Power Electronics,2021, 36(1): 401–408.
- [94] 孙佳威, 张丽萍, 林苏斌, 等.PFC+半桥LLC电路传导共模EMI特性分析与抑制[J]. 福州大学学报(自然科学版),2022, 50(6): 789–796.

- [95] Deng J, Wang W, Venugopal P, et al. High-Density Planar Integrated Magnetics with Common Mode Noise Immunity[C] 2023 IEEE Applied Power Electronics Conference and Exposition (APEC). Orlando, FL, USA: IEEE, 2023.3269–3274.
- [96] Kong P, Lee F C. Transformer structure and its effects on common mode EMI in isolated power converters[C]. IEEE Applied Power Electronics Conference and Exposition (APEC), 2010: 1424-1429.
- [97] Kong P, Wang S, Lee F C, et al. Reducing Common-Mode Noise in Two-Switch Forward Converter[J]. IEEE Transactions on Power Electronics, 2011, 26(5): 1522–1533.
- [98] Li Y, Zhang H, Wang S, et al. Techniques of the modeling, measurement and reduction of common mode noise for a multi-winding switching transformer[C] 2017 IEEE Applied Power Electronics Conference and Exposition (APEC). Tampa, FL, USA: IEEE, 2017.2511–2518.
- [99] 林苏斌, 周云, 陈为, 等. 反激变压器传导共模EMI特性分析[J]. 电机与控制学报, 2021, 25(3): 97–103.
- [100] Wu Xin, Poon N K, Lee C M, et al. A study of common mode noise in switching power supply from a current balancing viewpoint[C] Proceedings of the IEEE 1999 International Conference on Power Electronics and Drive Systems. PEDS'99 (Cat. No.99TH8475). Hong Kong: IEEE, 1999.621–625 vol.2.
- [101] Cochrane D, Chen D Y, Boroyevic D. Passive cancellation of common-mode noise in power electronic circuits[J]. IEEE Transactions on Power Electronics, 2003, 18(3): 756–763.
- [102] Li G, Shoyama M, Ninomiya T. Noise reduction mechanism in common-source type active-clamped DC-DC converters[C]. The 25th International Telecommunications Energy Conference, 2003. INTELEC '03. Yokohama, Japan: IEEE 2003. 505-509.
- [103] Shoyama M, Li G, Ninomiya T. Application of common-source active-clamp circuit to various DC-DC converter topologies[C] IEEE 34th Annual Conference on Power Electronics Specialist, 2003. PESC '03. Acapulco, Mexico: IEEE, 2003.1321–1326.
- [104] Zengyi Lu, Wei Chen. Common mode EMI noise reduction technique by noise path configuration of high frequency power transformer[C] 2009 IEEE 6th International Power Electronics and Motion Control Conference. Wuhan: IEEE, 2009.954–956.
- [105] Nasir, Cobb J. CM noise reduction of isolated converter by balancing technique[C] 2016 IEEE Power and Energy Conference at Illinois (PECI). Urbana, IL, USA: IEEE, 2016.1–5.
- [106] Xie L, Ruan X, Ye Z. Reducing Common Mode Noise in Phase-Shifted Full-Bridge Converter[J]. IEEE Transactions on Industrial Electronics, 2018, 65(10): 7866–7877.
- [107] 朱昊楠. 隔离型变换器共模传导干扰的屏蔽—无源抵消复合抑制技术研究[D]. 南京航空航天大学, 2020.
- [108] Xie L, Ruan X, Zhu H, et al. Hybrid Passive Cancellation Method for Reducing Common-Mode Noise in Isolated Power Converters[J]. IEEE Transactions on Power Electronics, 2021, 36(1): 391–400.
- [109] Dianbo Fu, Kong P, Wang S, et al. Analysis and suppression of conducted EMI emissions for front-end LLC resonant DC/DC converters[C] 2008 IEEE Power Electronics Specialists Conference. Rhodes, Greece: IEEE, 2008.1144–1150.

- [110] Han Y, Li G, Shi H, et al. Analysis and Suppression of Common-Mode EMI Noise in 1 MHz 380 V-12 V DCX Converter With Low NFoM Devices[J]. IEEE Transactions on Power Electronics,2021, 36(7): 7903–7913.
- [111] 王议锋, 陈晨, 陈博, 等.一种基于串联输入并联输出型LLC的噪声抑制磁集成方法[J]. 电工技术学报,2022, 37(9): 2319–2328.
- [112] 董纪清, 陈为.高频变压器对移相全桥共模噪音的影响[J]. 电力电子技术,2007(12): 42–44.
- [113] Kong P, Huang D, Fu D, et al. Common mode noise characteristics of resonant converters[C] 2010 IEEE Energy Conversion Congress and Exposition. Atlanta, GA: IEEE, 2010.1246–1251.
- [114] Chu Y, Wang S. A Generalized Common-Mode Current Cancellation Approach for Power Converters[J]. IEEE Transactions on Industrial Electronics,2015, 62(7): 4130–4140.
- [115] Li Y, Zhang H, Wang S, et al. Techniques of the modeling, measurement and reduction of common mode noise for a multi-winding switching transformer[C] 2017 IEEE Applied Power Electronics Conference and Exposition (APEC). Tampa, FL, USA: IEEE, 2017.2511–2518.
- [116] Gao L, Zhang R, Luo S, et al. Common-Mode Noise Modeling and Reduction for Multi-Output Flyback Converters[C] 2019 IEEE 13th International Conference on Power Electronics and Drive Systems (PEDS). Toulouse, France: IEEE, 2019.1–7.
- [117] Zhang Z, He B, Hu D-D, et al. Common-Mode Noise Modeling and Reduction for 1-MHz eGaN Multioutput DC–DC Converters[J]. IEEE Transactions on Power Electronics,2019, 34(4): 3239–3254.
- [118] Fu K, Chen W. High side flyback circuit configuration for CM noise cancellation[J]. Journal of Power Electronics,2020, 20(5): 1306–1315.
- [119] He B, Chen Y, Liu W, et al. Investigation and Reduction of Common Mode Current in Center-Tapped Transformer of LLC Resonant Converters[C] 2022 IEEE Applied Power Electronics Conference and Exposition (APEC). Houston, TX, USA: IEEE, 2022.1686–1691.
- [120] Zhao D, Pei X, Yu Y, 等.Common-Mode Noise Modeling and Reduction for Multi-output dual-switch flyback converter[C] 2023 IEEE 6th International Electrical and Energy Conference (CIEEC). Hefei, China: IEEE, 2023.938–943.
- [121] Yick Po Chan, Pong B M H, Ngai Kit Poon, et al. Common-Mode Noise Cancellation in Switching-Mode Power Supplies Using an Equipotential Transformer Modeling Technique[J]. IEEE Transactions on Electromagnetic Compatibility,2012, 54(3): 594–602.
- [122] Hsieh H-I, Shih S-F. Techniques for reduction of common-mode EMI based on the concepts of current balance on the power transformer windings[C] 2013 1st International Future Energy Electronics Conference (IFEEC). Tainan, Taiwan: IEEE, 2013.558–561.
- [123] Chan Y P, Pong B M H, Poon N K, et al. Common-Mode Noise Cancellation by an Antiphase Winding in Multilayer Isolated Planar Transformer[J]. IEEE Transactions on Electromagnetic Compatibility,2014, 56(1): 67–73.
- [124] Fu K, Chen W. Evaluation Method of Flyback Converter Behaviors on Common-Mode Noise[J]. IEEE Access,2019a, 7: 28019–28030.
- [125] Fu K, Chen W. Balance Winding Scheme to Reduce Common-Mode Noise in Flyback Transformers[J]. Journal of Power Electronics,2019b, 19(1).

- [126] 董光冬, 张方华. 基于噪声平衡原理的反激变换器CM传导噪声抵消方法研究[J]. 中国电机工程学报, 2019, 39(11): 3320–3328.
- [127] 董光冬, 张方华, 徐策, 等. 一种兼具屏蔽效能的变压器平衡绕组技术[J]. 中国电机工程学报, 2022, 42(11): 4199–4209.
- [128] Peng C, Chen W. Modeling and Reduction of conducted common mode EMI in a single-switch forward converter[C] 2022 IEEE 5th International Electrical and Energy Conference (CIEEC). Nanjing, China: IEEE, 2022. 1801–1805.
- [129] Xie L, Ruan X, Zhu H, et al. Common-Mode Noise Reduction in Phase-Shifted Full-Bridge Converter by Common-Mode Voltage Cancellation[C] 2020 IEEE 9th International Power Electronics and Motion Control Conference (IPEMC2020-ECCE Asia). Nanjing, China: IEEE, 2020. 634–639.
- [130] Xie L, Ruan X, Zhu H, et al. Common-Mode Voltage Cancellation for Reducing the Common-Mode Noise in DC–DC Converters[J]. IEEE Transactions on Industrial Electronics, 2021, 68(5): 3887–3897.
- [131] Kchikach M, Qian Z M, Wu X, et al. The influences of parasitic capacitances on the effectiveness of anti-phase technique for common mode noise suppression[C] 4th IEEE International Conference on Power Electronics and Drive Systems. IEEE PEDS 2001 - Indonesia. Proceedings (Cat. No. 01TH8594). Denpasar, Indonesia: IEEE, 2001. 115–120.
- [132] 林苏斌, 陈为, 董纪清, 等. Boost变换器共模噪声反相补偿法的高频特性分析与改善[J]. 中国电机工程学报, 2013, 33(27): 52–59+9.
- [133] 林苏斌, 周云, 张丽萍, 等. Boost电感反相绕组法的共模噪声抑制特性分析与设计[J]. 中国电机工程学报, 2022, 42(5): 1946–1957.
- [134] Fu-Yuan Shih, Chen D Y, Yan-Pei Wu, et al. A procedure for designing EMI filters for AC line applications[J]. IEEE Transactions on Power Electronics, 1996, 11(1): 170–181.
- [135] Saket M A, Shafiei N, Ordonez M. LLC Converters With Planar Transformers: Issues and Mitigation[J]. IEEE Transactions on Power Electronics, 2017, 32(6): 4524–4542.
- [136] Pahlevaninezhad M, Hamza D, Jain P K. An Improved Layout Strategy for Common-Mode EMI Suppression Applicable to High-Frequency Planar Transformers in High-Power DC/DC Converters Used for Electric Vehicles[J]. IEEE Transactions on Power Electronics, 2014, 29(3): 1211–1228.
- [137] Liu G, Ouyang H, Zhu Y, et al. Novel Shielding Technology and Interleaving Technology Realizes EMI CM Noise Suppression Base on Cascaded Power Module[J]. IEEE Transactions on Industrial Electronics, 2023: 1–11.
- [138] Liu G, Xiao M, Ouyang H, et al. EMI Common-Mode Noise Suppression and Magnetic Elements Winding Loss Optimization Design Based on GaN Cascaded Power Module[J]. IEEE Access, 2023, 11: 61118–61128.
- [139] Crisson G. SHIELDING ARRANGEMENT: USA, US1786412A [P]. 20/11/1929.
- [140] Suzuki T. Inverter circuit including transformer with shielding of undesired radiations: USA, US4089049 [P]. 05/09/1978.
- [141] 万芳燕, 董纪清. 基于屏蔽-抵消技术的LLC变换器共模噪声抑制方法研究[J]. 中国电机工程学报, 2022, 42(21): 7956–7965.
- [142] Xie L, Ruan X, Ji Q, et al. Shielding-Cancellation Technique for Suppressing Common-Mode EMI in Isolated Power Converters[J]. IEEE Transactions on Industrial Electronics, 2015, 62(5): 2814–2822.

- [143] Jingjing Sun, Wenjie Chen, Xu Yang. EMI prediction and filter design for MHz GaN based LLC half-bridge converter[C] 2016 IEEE 8th International Power Electronics and Motion Control Conference (IPEMC-ECCE Asia). Hefei, China: IEEE, 2016.297–304.
- [144] Yang Y, Huang D, Lee F C, et al. Analysis and reduction of common mode EMI noise for resonant converters[C] 2014 IEEE Applied Power Electronics Conference and Exposition - APEC 2014. Fort Worth, TX, USA: IEEE, 2014.566–571.
- [145] Fei C, Yang Y, Li Q, et al. Shielding Technique for Planar Matrix Transformers to Suppress Common-Mode EMI Noise and Improve Efficiency[J]. IEEE Transactions on Industrial Electronics, 2018, 65(2): 1263–1272.
- [146] 杜圆利.应用于半桥LLC谐振变换器的平面变压器设计与优化[D]. 东南大学, 2019.
- [147] Zou J, Ji M, Yang F, et al. Optimal Design of Integrated Magnetics and PCB Winding for CLL Resonant Converter[C] 2021 IEEE 1st International Power Electronics and Application Symposium (PEAS). Shanghai, China: IEEE, 2021.1–5.
- [148] 刘越, 纪国盛, 邹军, 等.高频LLC谐振变换器的磁集成和一体化PCB绕组优化设计[J]. 电气传动, 2023, 53(2): 24–31.
- [149] Nabih A, Li Q. Design of 98.8% Efficient 400-to-48-V \$LLC\$ Converter With Optimized Matrix Transformer and Matrix Inductor[J]. IEEE Transactions on Power Electronics, 2023, 38(6): 7207–7225.
- [150] 董纪清.反激式变换器共模EMI抑制研究[J]. 电气开关, 2007(6): 19–21.
- [151] 林思聪, 陈为.反激式开关电源共模传导发射模型的分析与应用[J]. 电气应用, 2005(2): 119-122+76.
- [152] Delta Electronics. Novel Techniques to Cancel Common-mode Noise Based on Noise Balance[EB/OL]. https://filecenter.delta-china.com.cn/Products/download/04/0406/related/Novel_Techniques.pdf
- [153] Chen Q, Chen W. The analysis and optimization of the transformer on common-mode conduction EMI in LLC converter[C] 2013 1st International Future Energy Electronics Conference (IFEEEC). Tainan, Taiwan: IEEE, 2013.168–174.
- [154] Yang Y, Huang D, Lee F C, et al. Transformer shielding technique for common mode noise reduction in isolated converters[C] 2013 IEEE Energy Conversion Congress and Exposition. Denver, CO, USA: IEEE, 2013.4149–4153.
- [155] Chen H, Xiao J. Determination of Transformer Shielding Foil Structure for Suppressing Common-Mode Noise in Flyback Converters[J]. IEEE Transactions on Magnetics, 2016, 52(12): 1–9.
- [156] Chen H, Liu G. Determination of the Width of Shielding Foil in Sandwiched Winding Transformer for Minimizing Common Mode EMI of Flyback Converters[J]. IEEE Transactions on Electromagnetic Compatibility, 2020, 62(2): 639–642.
- [157] Zhang J, Wang Y, Chen H. Design of Transformer Shielding Foil Structure for Minimizing Common-Mode Noise in LLC Resonant Converters[C] 2021 IEEE 1st International Power Electronics and Application Symposium (PEAS). Shanghai, China: IEEE, 2021.1–5.
- [158] 许远, 董纪清.反激变换器共模传导EMI噪声抑制的研究[J]. 电源学报, 2012(1): 37–40.
- [159] Chen H, Zheng Z, Xiao J. Determining the Number of Transformer Shielding Winding Turns for Suppressing Common-Mode Noise in Flyback Converters[J]. IEEE Transactions on Electromagnetic Compatibility, 2018, 60(5): 1606–1609.

- [160] Chen H, Zhao C, Zheng Z. Design of the Number of Transformer Shielding Winding Turns for Minimizing Low-Frequency Common-Mode Noise in Flyback Converters[J]. IEEE Transactions on Electromagnetic Compatibility, 2019, 61(6): 1961–1966.
- [161] Liu Y, Zhang F, Dong G. Quantitative Analysis of Incomplete Shielding Layer in Flyback Converter for Common-Mode Noise Suppression[C] 2019 IEEE Energy Conversion Congress and Exposition (ECCE). Baltimore, MD, USA: IEEE, 2019.2855–2858.
- [162] 肖健, 林维明, 张亮亮, 等. 一种反激电路共模噪声抑制方法[J]. 电器与能效管理技术, 2022(11): 32–38.
- [163] Shijun Yang, Qingbin Chen, Wei Chen. Common mode EMI noise reduction technique by shielding optimization in isolated converters[C] 2016 Asia-Pacific International Symposium on Electromagnetic Compatibility (APEC). Shenzhen, China: IEEE, 2016.622–625.
- [164] Ge Z, Wu H, Liu Y. Low-Loss Segmented Shielding Technique for PCB-Winding Planar Transformers[J]. IEEE Transactions on Power Electronics, 2023, 38(1): 12–16.
- [165] Qingbin Chen, Wei Chen. The new electric shielding scheme with comb-shaped wire and its applications in SMPS[C] 2011 IEEE 33rd International Telecommunications Energy Conference (INTELEC). Amsterdam, Netherlands: IEEE, 2011.1–7.
- [166] Wang S, Kong P, Lee Fred C. Common Mode Noise Reduction for Boost Converters Using General Balance Technique[J]. IEEE Transactions on Power Electronics, 2007, 22(4): 1410–1416.
- [167] Fu D, Wang S, Kong P, et al. Novel Techniques to Suppress the Common-Mode EMI Noise Caused by Transformer Parasitic Capacitances in DC–DC Converters[J]. IEEE Transactions on Industrial Electronics, 2013, 60(11): 4968–4977.
- [168] Kong P, Wang S, Lee F C, et al. Reducing Common-Mode Noise in Two-Switch Forward Converter[J]. IEEE Transactions on Power Electronics, 2011, 26(5): 1522–1533.
- [169] TH2838/TH2839 系列仪器使用说明书 [EB/OL]. https://www.tonghui.com.cn/upload/UploadAction2/20210308164409_503.pdf.
- [170] Fu K, Chen W. Balance Winding Scheme to Reduce Common-Mode Noise in Flyback Transformers[J]. Journal of Power Electronics, 2019, 19(1).
- [171] H36X23X15P[EB/OL]. <https://dongyangdongci.oss-cn-hangzhou.aliyuncs.com/uploads/20230303/e190d81a12c4bd0555790be5b13ef8f6.pdf>
- [172] H19X12X8P[EB/OL]. <https://dongyangdongci.oss-cn-hangzhou.aliyuncs.com/uploads/20221119/cde2ea1387a4fcfd358b4a91254fc47.pdf>
- [173] Xu Y, Fan G, Wu X. Winding loss reduction based on the even magnetomotive force in the wide-range RDCX converter for OBC[C]. 2022 IEEE International Power Electronics and Application Conference and Exposition (PEAC). Guangzhou, Guangdong, China: IEEE, 2022.996–999.
- [174] H16X10X10P[EB/OL]. <https://dongyangdongci.oss-cn-hangzhou.aliyuncs.com/uploads/20221119/a5a62c374576788a22502861864adad7.pdf>

攻读博士学位期间的科研成果

学术论文：

第一作者：

1. Low Common Mode Noise Half-Bridge LLC DC–DC Converter With an Asymmetric Center Tapped Rectifier[J]. IEEE Transactions on Power Electronics, 2019, 34(2): 1032–1037.
(SCI收录, 对应第二章)
2. A High Efficiency two-stage ZVS AC/DC converter with all SiC MOSFET[C]. 2017 IEEE 3rd International Future Energy Electronics Conference and ECCE Asia (IFEEC 2017 - ECCE Asia). Kaohsiung, Taiwan: IEEE, 2017.163–169.
(EI收录, 对应第二章)
3. Analysis and Reduction of Common-mode Noise in Cellular RDCX Converter[C]. 2023 IEEE 2nd International Power Electronics and Application Symposium (PEAS). Guangzhou, China: IEEE, 2023.823-826.
(EI收录, 对应第三章)
4. Low Common Mode Noise Cellular RDCX with Single Bus Multi-Level Regulator[C]. 2023 IEEE 2nd International Power Electronics and Application Symposium (PEAS). Guangzhou, China: IEEE, 2023.111–114.
(EI收录, 对应第四章)
5. 副边整流结构对半桥LLC车载充电机中变压器共模电流的影响[C]. 中国电源学会第二十四届学术年会, 2017.
(国内会议)
6. 元胞化RDCX共模噪声建模与抑制[C]. 第四届中国新能源车充电与驱动技术大会, 2023.
(国内会议, 优秀论文)

其他：

1. A Simple Input Filter Capacitance (IFC) Current Compensation Scheme for CRM Totem-Pole PFC With Si MOSFETs at 800 Hz Line Frequency[J]. IEEE Transactions on Industrial Electronics, 2023: 1–12.
(录用, SCI收录)
2. Analysis and reduction of common mode current of the transformer in a full-bridge LLC battery charger[C]. 2017 IEEE Transportation Electrification Conference and Expo, Asia-Pacific (ITEC Asia-Pacific). Harbin, China: IEEE, 2017.1–5.
(EI收录)

3. Implementation of Close-Loop Control for Interleaved CrM Totem-Pole PFC Converters with GaN Devices[C]. 2023 IEEE 14th International Symposium on Power Electronics for Distributed Generation Systems (PEDG). Shanghai, China: IEEE, 2023.137–140. (EI收录)
4. Design Guidelines for Y capacitance in Two-stage AC-DC Converter based on CM Noise caused by Totem-pole PFC[C]. 2023 IEEE 2nd International Power Electronics and Application Symposium (PEAS). Guangzhou, China: IEEE, 2023.1299–1301. (EI收录)
5. A Simple Input Filter Capacitance (IFC) Current Compensation Scheme for CRM Totem-Pole PFC with Si MOSFETs at 800 Hz Line Frequency[C]. 2023 IEEE 2nd International Power Electronics and Application Symposium (PEAS). Guangzhou, China: IEEE, 2023.58–62. (EI收录)

仅限PMIC会员单位内部使用，不得外传